基于DSP的高速数据采集处理系统的研究

介绍了一种基于DSP的高速数据采集处理系统的设计及其关键技术。系统使用高速A/D和CPLD实现了采样率为40 Msps的高速数据采集,然后将采集到的数据送到DSP进行处理,实现了去直流处理、参数测量、数字滤波、信号抽取和插值、频谱分析等功能。通过按键操作,将处理后的波形图和参数用液晶屏显示,可以实现数据采集波形、相位谱、功率谱等显示。系统的测试结果表明:系统实现了研究的预期目标,可进一步开发为高速的多功能虚拟仪器,对后续的研究工作有一定的借鉴意义。系统人机界面友好,操作简便。     

输电线路行波故障定位中高速数据采集系统的实现

为了用单片机实现对变化速度极快、变化过程极短的高速瞬态行波信号进行采样 ,研究了一种以DS80C32 0单片机为控制器。结合适当的外围电路和合理的控制逻辑构成的高速同步数据采集系统。阐述了快速寻址的方法、高速A/D转换与快速存储操作的协调控制关系和PC机总线接口技术 ,此系统符合ISA总线标准 ,可广泛用于电力系统暂态行波的测量。     

输电线路行波故障定位中高速数据采集系统的实现

为了用单片机实现对变化速度极快、变化过程极短的高速瞬态行波信号进行采样,研究了一种以DS80C320单片机为控制器.结合适当的外围电路和合理的控制逻辑构成的高速同步数据采集系统.阐述了快速寻址的方法、高速A/D转换与快速存储操作的协调控制关系和PC机总线接口技术,此系统符合ISA总线标准,可广泛用于电力系统暂态行波的测量.     

基于FPGA的多路高速数据采集系统的设计

针对功率因数校正系统对实时数据处理要求,设计了一个高速数据采集系统,并将该系统应用于功率因数校正系统的数据前端采集中.该系统采用AD7874和高速FIFO,使用NiosⅡ软核处理器实现SOPC设计,与现有方法比较,系统具有硬件结构紧凑,控制性能优良,工作可靠性高,可移植性好的特点.文中对其进行了较深入的仿真研究,表明检...     

脉冲功率高速数据采集系统实现

探讨用于脉冲功率装置运行状态监测的高速数据采集方法与相应的实现技术,可为脉冲功率装置设备故障的诊断提供一种新的手段.利用数字信号微处理器TMS320F206和高速A/D转换器MAX120,研究并实现了可进行4路同步采集且每路采样速率高达200 KSPS的多路同步波形采集系统.该数据采集系统采用了光纤通信和外积分方式 Rogowski 线圈测量电路等抗干扰措施,成功地解决了在脉冲放电电流产生强大电磁干扰条件下的高速数据采集问题.讨论了数据采集系统的信号测量、数据采集及其监控的硬件和软件的设计和实现.实验结果表明,所实现多路高速数据采集系统具有很好的测量精度,各测量脉冲峰值电流的测量相对误差不大于0.7%,各测量主脉冲宽度相对误差不大于2.4%.     

Win95下高速大容量数据采集系统设计

本文介绍基于Ｗｉｎｄｏｗｓ９５操作系统的ＧＰＳ同步１６位高速大容量数据采集系统的设计,详细讨论了ＧＰＳ同步原理及其实现电路,分析了高速Ａ／Ｄ转换电路的工作原理,最后介绍了该系统的一些主要特性。     

一种高速ADC的自动测试方法

本文在分析了“抽样测试法”和“斜坡电压测试法”测试ADC性能的基本原理及存在问题以后,提出一种“可逆计数式DAC测试ADC”的方法。这种方法具有调节容易、测试准确、能对各种ADC特别是高速ADC主要性能进行测试的优点;此外,还有利于在测试系统中采用微计算机控制,达到提高ADC测试的自动化程度和效率的目的。     

调制器脉冲电压电流测量电路设计

文中提出脉冲信号的测量方法,对其中高速A/D,高速缓存,单片机控制以及数据通讯接口等内容进行了讨论,该设计方案电路简单,可进行多通道采集系统扩展,具有一定的通用性.     

超高速数据采集系统的设计与实现

介绍一种基于单片ADC、采用多路存储技术、采样速度达600MHz的超高速数据采集系统的设计思想、实现方案和性能分析。系统采用8路存储技术，大大减轻了数据存储和传输的压力，提高了系统工作的可靠性和稳定性。     

基于CPLD的缓变微弱电流采集系统设计

针对缓变微弱电流采集的特殊性,本文详细讨论了斩波稳零技术的基本原理,采用高精度斩波稳零型运算放大器TLC2652以及并行接口高速、高精度A/D转换器ADS8811B并采用CPLD实现对其控制,设计了一个基于CPLD的通用高速、高精度、高分辨率、低噪声的缓变微弱电流数字化采集系统.本系统广泛适用于仪器仪表、测控系统及工业现场控制等对微弱缓变电流进行中、高速率采集而且分辨率要求较高的场合.     

A 12‐bit 10‐MS/s SAR ADC with a binary‐window DAC switching scheme in 180‐nm CMOS

This paper presents an energy‐efficient 12‐bit successive approximation‐register A/D converter (ADC). The D/A converter (DAC) plays a crucial role in ADC linearity, which can be enhanced by using larger capacitor arrays. The binary‐window DAC switching scheme proposed in this paper effectively reduces DAC nonlinearity and switching errors to improve both the spurious‐free dynamic range and signal‐to‐noise‐and‐distortion ratio. The ADC prototype occupies an active area of 0.12 mm² in the 0.18‐μm CMOS process and consumes a total power of 0.6 mW from a 1.5‐V supply. The measured peak differential nonlinearity and integral nonlinearity are 0.57 and 0.73 least significant bit, respectively. The ADC achieves a 64.7‐dB signal‐to‐noise‐and‐distortion ratio and 83‐dB spurious‐free dynamic range at a sampling rate of 10 MS/s, corresponding to a peak figure‐of‐merit of 43 fJ/conversion‐step.     

基于DSP技术的高速ADC动态测试平台设计

频域动态测试法是基于数字信号处理技术的高速模数转换器动态参数测试法之一,该方法能快速准确评估高速ADC的性能。利用PC、DSP芯片和FIFO芯片,设计和搭建了一套操作简易的高速ADC动态测试平台,完成了硬件设计以及相关测试软件编程,实现了对高速ADC9480(8位)的频域动态测试。该方法结合了MATLAB和串口通信两者优势,可以方便快捷地对ADC动态性能进行测试。测试结果表明该动态测试平台可行且操作简便。     

双通道雷达数据采集系统的设计与实现

针对雷达信号处理领域需要将雷达回波模拟信号数字化的需求,本文采用A/D专用芯片并行采样、FIFO数据缓存和FPGA时序控制的方法,设计并实现了一种双通道雷达数据采集系统,采样频率为220 MHz.系统实现简单,工作稳定.对系统进行的性能测试表明,I、Q双通道采集到的信号相位一致性能较好,A/D有效位数为6位以上,满足实际应用的需要,适用于高速数字信号处理领域.     

虚拟数字存储示波器高速数据采集卡的设计与实现

介绍了一种采样速度可达50Msps的用于虚拟数字存储示波器的高速数据采集卡硬件设计方案,着重讨论了方案主要涉及的DMA控制电路。     

基于等效时间采样的高速数据采集技术

利用等效时间采样技术用低速的AD转换器可以实现对宽频带模拟信号的高速数据采集，不仅降低了系统实现的难度，还节约了系统成本。本主要着重论述了基于等效时间采样的高速数据采集技术的基本原理以及整体实现方案。整个方案实现的关键在于步进采样脉冲信号的提取，本对此进行了详细论述。     

含MDAC 10位20Mps流水线ADC设计

设计10位20Mps流水线模数转换器,它具有高速度高分辨率的优点.其核心模块MDAC集数模转换、减法、余差放大和采样保持功能于一身,简化电路结构,提高模数转换器的性能.分析电容失配引入的误差,并给出减小误差的方法,微分非线性和积分非线性的模拟结果.     

一种高速A/D与MCS-51单片机的接口方法

介绍了一中高速A／D转换器（CA3318）与MCS－51单片机的接口方法，其采样速率可达10MHz以上，并给出了详细的电路设计，分析了其工作过程。该电路可应用于调整数据采集系统、数字图象处理等领域。