采用FPGA的高速数据采集系统

本文介绍了一种应用于高速数据采集的数字系统,该系统由高速模数转换器FPGA,SDRAM(synchronous dynamic randomaccess memory)组成。该系统独立于处理器之外,给处理器预留了总线接口。任何的处理器只要把总线接口连接到此系统上,均可操作。与传统的数据采集系统相比,减少了处理器的控制,而且处理器的处理速度已不再影响系统的性能,提高了速度和效率,具有通用性。本文对高速模数转换器与FPGA的接口实现做了详细的描述,对如何把模数转换器的数据流进行缓冲做了介绍。并对如何在FPGA中构建SOPC(systerm on programmable chip)系统以及如何利用SOPC实现SDRAM的控制与存储进行了说明。经测试,本系统的数据采集的实时速度最高可达到250 MB/s,适用于大部分的高速数据采集场合。     

基于FPGA的多路高速数据采集系统

结合数据采集系统在航天遥感中的应用,介绍了一种基于FPGA的多路数据采集系统,给出了硬件原理框图,并对系统进行了分解,而后讨论了影响系统性能的因素。实际应用证明,采用该方法设计的系统能有效地完成多路同步高速数据采集任务。     

多通道高速数据采集系统

本文介绍了一个实用的多通道高速数据采集系统，给出了系统组成，前端测量机原理方框图和应用软件结构图，定义了系统数据通信协议，详细描述了系统功能，特点和工作原理。     

空间多通道激光雷达回波信号数据采集系统设计

为满足大气环境要素探测激光雷达回波信号检测及实时处理的需求,设计并实现了高精度、大动态范围的多通道高速数据采集系统。系统采用FPGA芯片控制系列芯片间的通信,并结合了USB固件及LabVIEW上位机开发。4通道采样率均达到50 Mb/s,实测系统信噪比SNR≥63.756dBc、有效位ENOB≥9.66,USB上传速率可达12.63Mb/s。结果表明,系统集成度高,可连续稳定工作,满足既定技术指标,现已投入相关应用中。     

基于FPGA的高速数据采集系统的设计

FPGA可以在数据采集系统中取代单片机和DSP对数据采集过程进行控制，基于FPGA的数据采集系统具有时序快，组成方式灵活，易于修改的特点，适合于高速数据采集的场合。设计中采用了自顶向下的方法，将FPGA依据功能划分为几个模块，详细论述了各模块的设计方法和控制流程，系统可应用于电力远动监控，计算机仿真证实了其有效性。     

基于FPGA与FLASH的高速数据采集系统设计

本文介绍了一种基于FPGA与FLASH高速数据采集系统的设计,最高采样频率可达到200MHz,并且具有8位分辨率、低成本、体积小和易控制等优点。在介绍数据采集理论的基础上,提出了系统的功能方案和结构设计,包括器件的选择原则和工作原理及仿真时序等。在此基础上利用VB软件对基于信号完整性的采集板进行了详细的设计仿真得出合乎信号完整性的结果。最后对系统进行了功能验证。系统在100MHz的频率下能够正常工作,整体设计及完成功能达到高速数据采集系统初样机的要求。     

行波故障测距系统中高速数据采集卡的开发与应用

在行波故障测距中,传统的数据采集系统无法适应采集高速变化的暂态电压、电流行波的要求,难以实现故障的精确定位。介绍了一种基于PCI总线的高速数据采集卡的软硬件。硬件以现场可编程门阵列FPGA(FieldProgrammableGateArray)为核心,由高速A/D转换、高速SDRAM缓存、PCI接口等一系列外围电路组成,采用Pass-Thru工作方式实现PCI总线接口和用户外部互联设备或存储设备间高性能突发式数据传输。软件分为数据采集、启动、选相定位、远程通信等几部分。该系统采样率达60MHz,能够很好地进行输电线路暂态行波的采集,在故障定位及微机保护中都可广泛应用。     

基于FPGA的超多通道高速数据采集系统设计

为了实现高清晰度油气管道漏磁检测器高精度多通道数据采集的要求,采用AlteraCyclone系列FPGA EP1C6为核心控制模块,结合AD9223模数转换芯片构建了超多通道、高速数据采集系统。利用VHDL编程构造双口RAM和状态机,在FPGA中实现了采集过程中的数组组织与存储。该系统能够完成660路、最大采样率为132kHz、精度为12位有效数位的模拟信号采集。文中介绍了数据采集系统的构成和设计过程,给出了系统的实验结果。     

基于DSP的多通道高精度数据采集系统

本文研究一种多通道高精度数据采集系统,解决现代电子测量仪器高精度和高速度之间的矛盾.4路模拟信号分别经过低通滤波和程控放大后,由4路模/数转换器同时转换成数字信号,并由高速DSP芯片进行数字滤波、时域/频域变换等数字信号处理.主机接口采用高速PCI接口,大大提高了主CPU数据处理速度.本设计已经成功应用于国内最新开发的多款高性能高精度电子测量仪器中,数据采集的精度和速度指标完全满足设计要求.     

基于美国NI的多通道数据采集系统

介绍了以LabVIEW为软件开发平台,配合NI PXI-5105数据采集卡的多通道数据采集系统的设计。通过LabVIEW和NI-SCOPE（高速数字化仪的仪器驱动程序）,实现了系统的参数设置、启动采集、数据打开、存储以及数据分析等功能。该系统设置简便,操作简单,界面友好,功能实用。实验结果表明,系统具有良好的可靠性和稳定性,是进行多通道数据采集的有力工具。     

超高速数据采集系统的设计与实现

介绍一种基于单片ADC、采用多路存储技术、采样速度达600MHz的超高速数据采集系统的设计思想、实现方案和性能分析。系统采用8路存储技术,大大减轻了数据存储和传输的压力,提高了系统工作的可靠性和稳定性。     

基于FPGA的高精度多通道采集存储系统研究

提出基于SD 2.0协议的SDHC存储器的多通道高速数据采集存储系统。主控芯片采用CycloneIV FPGA;A/D转换芯片采用了16bit AD7656。整个系统采用2片AD7656芯片进行数据采集,使得整个系统的数据采集能力达到了12个通道,每个通道的最高采样率达到250Kp/s,实现了高速多通道大数据量的数据采集存储,最大采样机存储数据量达到了48Mbit/s,是目前同类产品的4~8倍存储量。同时在FPGA内部还对采集的数据进行滤波、FFT等信号处理算法,使得数据可以得到初步计算分析。由于采用了低功耗设计,且采集存储系统体积较小,整个系统可以在野外环境中进行数据采集,有较好的应用前景。     

一种并行数据采集系统实时硬件抽点设计实现

对高速数据流进行实时均匀抽点是高速并行采集系统重要研究内容之一。传统的对串行采样数据流,通过对时钟进行分频的抽点方式在现代并行采集系统中会导致错点或非均匀等一系列错误。分析了具体抽点需求,建立了1个高速数据流抽取矩阵模型,包括高速数据流矩阵、通道选择拼合矩阵、筛选循环单元矩阵,基于该矩阵模型,讨论了在FPGA中相应的并行高速数据实时抽取模块的实现方案,在Vertex-5FPGA平台中实现了对四路并行数据中进行1-2-5步进的整数倍抽点。实验证明该方法可以广泛运用于其他高速采集系统中。     

具有BIST功能的高速PCI数据采集卡设计

针对大多数高速数据采集系统仅从数据采集速度、系统架构等不断优化,鲜有设计时考虑系统可测性等具体问题,在不改变布局布线、不添加额外设备的前提下,运用BIST思想,既实现了数据的高速、实时采集,又达到了对FPGA周边器件的故障检测与定位.     

基于FPGA的混合测试系统的高速可靠存储方案

数据采集存储系统具有广泛的应用,在进行高速采集等需要将数据进行先存储后传输的场合中,系统数据的高速可靠存储能力是制约系统速度与可靠性的主要因素之一.它要求系统在短时间内能够可靠存储大容量的采集结果.针对一些特殊研究和生产场合的高速数据流无丢失大容量存储的要求,设计了基于FPGA的多通道多速率混合测试存储系统.为了保证多通道数据的高速可靠存储,系统综合采用编码多通道数据、高速数据流乒乓传输、带快速坏块检测的Flash存储等手段.仿真表明采用该存储方案可以保证高速数据流无丢失大容量存储.     

多通道高速相参同步数据采集与存储系统设计

在某些电子测量测试应用场合里,要求对模拟信号进行相参数据采集,采集系统使用的采样时钟、数字下变频时钟和触发信号均由某个高稳时钟源通过分频和倍频得到,这样可以保证采集到的信号严格保持原始信号的相参性.目前广泛应用的美国国家仪器（National Instrument,NI）高速数字采集系统没有采样时钟和数字下变频时钟采用同一个外时钟源的模块,需要在现有模块的基础上进行二次开发.针对这个需求,采用目前市场上常见的NI模块,构建了采用外时钟的多通道高速相参同步数据采集与存储系统.对系统时钟变换、数字正交下变频和高速流盘等系统设计的几个关键技术,进行了详细分析并给出设计方案.     

快速数据采集与缓存的硬件实现方法

本文介绍用于激光尘埃粒子计数器中,由硬件控制实现对大流量数据快速、准确采集计算和缓存的方法.采用CPLD对A/D转换器与FIFO等主要部件进行严格的时序控制,保证了电路在高数据处理速度条件下可靠工作.当粒子大量随机出现,而CPU来不及对数据进行处理时,A/D转换器转换的数据可以暂存在7203FIFO芯片中,且数据不易丢失,采集过程快速、准确,故本电路可以用于数据流量大、要求采集速率快,以及不可预测的突发事件的场合.应用于尘埃粒子计数器中的大量实验测试结果表明,此电路能快速、准确地对数据进行采集和缓存,对提高计数器的总体性能起到关键作用.     

基于ARM的高速并行数据采集模块设计

介绍了一种基于ARM的高速并行数据采集模块的设计方法.该模块以ARM为控制核心,可实现32通道高速并行采集,单通道采样率最高达40 MSa/s,采样率和采样深度可调.模块通过LAN总线及TCP协议接收命令并将采集的数据传输给控制计算机,保证了数据传输的可靠性.该模块已经运用到某电子电路故障诊断系统中,运行结果表明数据采...