逻辑分析仪的设计与实现

设计了一款简易逻辑分析仪.采用数字信号采集以及数字示波器存储显示原理,以ARM芯片S3C44B0X与FPGA芯片EPC2Q208C6组成系统核心.该设计由数字信号发生器、数据采集、触发控制、数据存储、显示等模块构成.该设计具有多级采样时钟和32路采样通道,具有测试速率高、多输入通道、触发方式多等优点.采用VHDL编程,在QuartusⅡ下进行编译、综合、仿真,然后下载到FPGA器件上成功实现了逻辑分析的常规功能,验证了该设计的正确性.     

GPS时钟同步的分布式地球物理探测系统设计

提出一种基于全球定位系统(GPS)同步时钟信号的野外无人地球物理探测采集分布式系统,使用Cyclone VEP5CEBA4F17C和ARM Exynos 4412等为硬件的节点探测仪器设计方案.该节点设备利用现场可编程门阵列(FPGA)作为主控器,FPGA将接收来自ADS1282采集到的数据与本地GPS芯片采集到的时间戳进行数据合并,ARM嵌入式系统对合并后数据进行实时分析与存储,在PC端对各节点设备数据进行汇总并根据时间戳对齐,最终得到同步后的分布式地球物理3D图像数据.用该设备进行测试,结果表明该测试系统初步实现了远距离、大范围地球物理同步节点的数据采集.     

基于FPGA的便携式逻辑分析仪设计

以设计的便携式逻辑分析仪是以FPGA芯片作为数据处理和系统控制核心,使用FPGA片内双口RAM进行数据存储、有限状态机实现触发控制和显示驱动,再用LCD12864液晶模块完成终端的输出图形显示.在DE0-Nano FPGA (Altera Cyclone Ⅳ)开发板上的测试结果表明,所设计的低成本便携式逻辑分析仪可以实现8通道逻辑组合触发或4级序列触发的工作模式,也具有8级采样率预置调节和被测信号频率直接读出的功能.     

基于ARM和FPGA的高速数据采集系统

本文提出了基于ARM+FPGA的实时高数数据采集系统,利用AD5220对外界的模拟信号转化为数字信号,采用FPGA完成对高速数据的采集工作,通过ARM对FPGA的采集的数据进行处理,并且利用嵌入式Linux,通过对操作系统的操作来实现对FPGA进行实时的控制。本文首先介绍了系统的总体架构,然后介绍了系统中所需要的元器件,最后重点介绍了对FPGA模块驱动程序的初始化工作。     

基于ARM的远程监控数据采集系统的设计与应用

设计并实现了一套远程监控数据采集系统,通过ARM+FPGA+ENC28J60的系统架构,完成数据采集、存储和网络通信功能,并对LWIP协议栈进行了移植与改进,实现了服务器对设备的实时监控。实践表明,所提出的设计具有良好的可行性与实用性。     

基于FPGA的多路采集测试系统设计

针对在恶劣环境下对设备参数进行采集、测试的实际情况,本文介绍了基于FPGA的多路数据采集测试系统设计.系统采用FPGA作为整个系统的控制芯片,实现对USB单片机控制、数据传输的控制和DA信号发生器的控制等.该系统还可以实现4路422串行数据同时上传给主控芯片FPGA.系统能够完成数据的采集、存储以及测试存储设备的可靠性.该系统目前成功应用于某记录器数据采集和测试.     

基于SoC FPGA的数字荧光算法实现

数字荧光技术给电子工程师提供了一个全新的视角,相较于传统方法,它能够有效地减少波形观测的死区时间。由于波形捕获率得到极大提升,一些偶发的信号也更容易被捕获到。本文以SoC FPGA为平台构建了三维波形,并在片上系统上实现了整体设计。系统使用FPGA实现数字荧光核心算法,并通过片上总线与硬核 ARM CPU构成片上系统,最后,在ARM上加载Qt界面实现波形显示和用户交互。经过测试,系统波形捕获率可以达到50000 wfms／s以上,并能直观地观察到传统测量方法中难以看到的突发信号。     

基于嵌入式系统的导引头测试平台的设计

以嵌入式系统为核心,详细阐述了一种用于导引头地面测试的嵌入式测试平台的设计方法.通过对测试需求的抽象,完成了测试数据采集、存储、传输和参数显示等测试适配接口的设计.硬件电路采用ARM9和FPGA的双核心控制器结构,软件采用嵌入式Linux作为操作系统,并在应用程序中采用多线程的设计方法.实践表明,本测试平台具有接口丰富...     

基于ARM与FPGA的电流扰动发生器

本文描述了一种基于嵌入式处理器(ARM)和现场可编程门阵列(FPGA)的电流扰动发生器,研究了采用ARM和FPGA构建其控制系统的实现方法。该电流扰动发生器采用单极倍频CPS-SPWM技术,每相主拓扑由2个双级H桥功率单元在逆变侧级联构成,有效提高了输出电压等级范围与等效开关频率,并能够精确输出基波与2~50次任意谐波,为测试APF等被试设备的工作性能与运行状况提供了现场测试环境。通过工业样机试验,证明了该拓扑结构的良好性及实现方法的有效性。     

手持式存储示波表中的数据采集设计

以ARM和单片机为系统主辅μp,以CPLD/FPGA为数字逻辑平台,借助MC12429,联合实现对ADC9288进行高速数据采集的控制,从而实现100M模拟带宽手持式存储示波表数据采集任务,实验表明该设计是有效的,文中介绍了系统结构,重点讨论了数据采集设计思想和实施方案。     

基于FPGA的DDR SDRAM控制器设计与实现

在高速数据采集系统中,高速大容量数据缓存成为1项关键技术.DDR SDRAM凭借其大容量、高数据传输速率和低成本优势,正在越来越多的被应用于高速数据采集系统中.采用Altera公司的Cyclone III系列FPGA和MT46V16M16 DDR SDRAM芯片作为硬件平台,完成了DDR SDRAM控制器的设计,使用S...     

数字示波器中海量存储的实现

对于数字示波器,除了模拟带宽、实时采样率之外,存储深度也是一个重要技术指标。本文介绍了存储深度的提高对于数字示波器测量、调试信号的影响和意义,提出了采用DDR2SDRAM作为海量存储介质的方案,并成功在FPGA上进行验证实现。     

采用FPGA的高速数据采集系统

本文介绍了一种应用于高速数据采集的数字系统,该系统由高速模数转换器FPGA,SDRAM(synchronous dynamic randomaccess memory)组成。该系统独立于处理器之外,给处理器预留了总线接口。任何的处理器只要把总线接口连接到此系统上,均可操作。与传统的数据采集系统相比,减少了处理器的控制,而且处理器的处理速度已不再影响系统的性能,提高了速度和效率,具有通用性。本文对高速模数转换器与FPGA的接口实现做了详细的描述,对如何把模数转换器的数据流进行缓冲做了介绍。并对如何在FPGA中构建SOPC(systerm on programmable chip)系统以及如何利用SOPC实现SDRAM的控制与存储进行了说明。经测试,本系统的数据采集的实时速度最高可达到250 MB/s,适用于大部分的高速数据采集场合。     

DDR SDRAM与FPGA的高速接口设计

双倍数据率同步动态随机存储器(DDR SDRAM)以其大容量、高速率和良好的兼容性在许多领域得到了相当广泛的应用。本文对DDR SDRAM的工作原理、控制器的结构、接口和时序进行了介绍和分析。利用IP核设计了存储控制器,实现了DDR SDRAM与FPGA的高速接口。通过软件仿真和硬件实验测试,证明了本设计的正确性和可行性。     

基于PCIE接口的高速数据传输系统设计

针对PCIE接口在数据传输方面的应用,设计了一种基于Xilinx FPGA的PCIE接口的高速数据传输系统。该系统采用FPGA集成的PCIE硬核,在Windows 7系统下利用WinDriver开发了PCIE设备驱动程序,同时利用DDR3 SDRAM对传输过程中的数据进行缓存,使用Verilog硬件描述语言实现DMA方式来完成上位机和FPGA板卡之间的数据传输。在Xilinx VC707开发板上进行了验证,实际测试结果显示,在单次传输的数据大小为8 MB的情况下,x1通道的PCIE系统的DMA读和写速率分别可达到154 MB/s和169 MB/s,能满足实际应用在数据传输过程中的可靠性及高效性的要求。     

基于国产FPGA 的多源视频信号拼接系统设计

针对目前视频拼接技术存在动态视频数据速度慢、分辨率较低的问题,设计了一种能够将两路摄像头和两路高清晰 度多媒体接口(high definition multimedia interface,HDMI)输入的动态视频数据进行拼接处理的系统。系统以紫光同创公司 Pango logos系列现场可编程门阵列(field programmable gate array,FPGA)器件为核心,由时钟控制、寄存器配置、数据采集、 先进先出(first in first out,FIFO)数据存储控制、第3代双倍速率同步动态随机存储(double-data-rate 3 synchronous dynamic RAM,DDR3 SDRAM)等逻辑功能模块组成。设计实现了DDR3IP 核的读写控制、图像缩放及视频拼接算法,使用Inserter 和 Debugger 对主要功能模块进行了仿真测试,并进行了视频采集实验,结果表明,系统能够完成4路动态视频的拼接显示,分 辨率达到1920×1080,刷新速率为60 fps,占用的查找表(look up table,LUT)资源为18%。支持多种动态数据输入方式,具 有便携性好、帧率分辨率高、片上资源占用率低等特点,可用于动态视频拼接的应用场景。     

行波故障测距系统中高速数据采集卡的开发与应用

在行波故障测距中,传统的数据采集系统无法适应采集高速变化的暂态电压、电流行波的要求,难以实现故障的精确定位。介绍了一种基于PCI总线的高速数据采集卡的软硬件。硬件以现场可编程门阵列FPGA(FieldProgrammableGateArray)为核心,由高速A/D转换、高速SDRAM缓存、PCI接口等一系列外围电路组成,采用Pass-Thru工作方式实现PCI总线接口和用户外部互联设备或存储设备间高性能突发式数据传输。软件分为数据采集、启动、选相定位、远程通信等几部分。该系统采样率达60MHz,能够很好地进行输电线路暂态行波的采集,在故障定位及微机保护中都可广泛应用。     

基于双缓存技术实现光谱数据高速采集与处理

为了提高数字式光谱仪的测量效率,研究并实现一种基于FPGA+ARM架构和两级数据缓存的嵌入式高速数据采集与处理技术。采用FPGA为高速A/D转换器提供采样时钟,采样数据由FIFO进行一级缓存,实现跨时钟域的数据传输。采用ARM外围设置的动态数据随机存储器（DDR3）完成二级缓存,解决由于数据实时处理相对偏慢所造成的数据传输堵塞、丢失等问题。实验测试表明数据传输稳定可靠,采集速率可达65 MHz,传输速率最高可达25.6 Mbytes/s,归一化光谱强度误差小于0.5%。可推广应用于具有大吞吐量嵌入式数据采集与实时计算处理需求的精密仪器与设备。     

基于FPGA的串口与外部SDRAM通信的电路设计

介绍了一种基于FPGA技术实现PC串口与外部SDRAM之间数据传输的方法.给出了各个模块的具体设计方法,以及整体设计的实现,并验证了用FPGA实现PC与外部SDRAM进行串行通信的可行性.     

基于FPGA的多通道大容量FIFO设计

提出了一种基于FPGA的多通道大容量FIFO设计方案。在高速数据采集板卡中,高速大容量FIFO决定了数据采集的深度与速度。为了满足高速数据采集板卡FIFO速度高、容量大以及体积小的要求,采用SDRAM与FPGA联合设计的方案。取SDRAM价格低、存储空间大、速度快的特点,同时利用FPGA解决SDRAM接口控制逻辑复杂的问题,将存储空间封装为FIFO接口。完成了SDRAM状态控制器、FIFO地址管理器以及FIFO逻辑接口的设计与实现。在Modelsim平台上完成了基于Micron Technolog公司SDRAM模型的数据读写仿真。最后,在一块PXI板卡上完成了实物测试,分析了时钟频率、延时参数以及读写速率对误码率的影响,并给出调整方案。实现了8路16 M存储深度16 bits位宽异步双口FIFO,读写速度可达128 Mbps,为高速数据采集系统提供可靠的数据存储平台。