基于SRAM的FPGA的互连时延模型

本文提出现场可编程门阵列FPGA中的互连资源MOS传输管时延模型.首先从阶跃信号推导出适合50%时延的等效电阻模型,然后在斜坡输入的时候,给出斜坡输入时的时延模型,并且给出等效电容的计算方法.结果表明,本文提出的时延模型快速并且足够精确.     

多端互连线网络布线时延的研究

互连线时延是集成电路设计中非常重要的影响因素。本文根据Elmore延迟模型推导出多端互连线的延迟估算公式，得出了在满足设计规则的前提下，多端互连线网络应尽量遵守的布线规则，即互连线之间不要有重叠，且从源点到每个终点都要走最短的曼哈顿路径。这种布线规则可以在不增加芯片面积的基础上使互连线时延减少，这对指导高速IC芯片的版图设计有重要的理论和实践指导意义。     

一种适用于标准单元设计的缓冲器插入及布线算法

在考虑标准单元设计方法特点的基础上,提出了一种针对互连线时延优化的缓冲器插入及布线算法.该算法考虑标准单元设计中的缓冲器插入区域限制,在布线的同时插入缓冲器,能有效实现单路径时延最小化.     

Raphael-深亚微米集成互连参数仿真优化系统

针对超深亚微米层次下的金属互连设计,使用Raphael(集成布线互连)仿真系统完成了互连寄生效应参数的提取。介绍了Raphael仿真系统的主要功能及基本应用,并分析了常规集成布线互连参数模型。采用二层跨越式互连结构,对寄生电阻、电容参数进行了仿真,并得到电流密度的分布结果。这些参数的提取及验证对电路的布局设计是十分重要的。     

基于精确时延模型考虑缓冲器插入的互连线优化算法

随着VLSI电路集成度增大和特征尺寸的不断减小,连线的寄生效应不可忽略,互连线的时延在电路总时延中占了很大的比例,成为决定电路性能的主要因素.在互连时延的优化技术中,缓冲器插入是最有效的减小连线时延的方法.本文提出了一个在精确时延模型下,在布线区域内给定一些可行的缓冲器插入位置,对两端线网进行拓扑优化,并同时插入缓冲器以优化时延的多项式时间实现内的算法.我们的算法不但可以实现时延的最小化,也可以在满足时延约束的条件下,最小化缓冲器的插入数目,从而避免不必要的面积和功耗的浪费.     

VLSI金属互连线电迁移噪声检测敏感性的逾渗模拟

在电迁移物理机制的基础上结合逾渗理论,建立了一种金属互连线电迁移的逾渗模型。基于该模型,采用蒙特卡罗方法模拟了超大规模集成电路（VLSI）金属互连线电迁移过程中电阻和低频噪声参数的变化规律。结果表明,与传统的电阻测量方法相比,低频噪声表征方法对电迁移损伤更敏感,检测的效率更高。该研究结果为低频噪声表征VLSI金属互连线电迁移损伤的检测方法提供了理论依据。     

IC封装中互连线信号完整性的研究

随着电子芯片向着高密度、高频率和小体积化方向发展,IC封装的结构尺寸及其互连线系统在信号完整性、损耗等多方面影响着整个电路系统的可靠性。因此,对IC封装及其互连线电特性的分析显得尤为重要。文章以四列直插芯片封装外壳模型为设计实例,利用AnsoftQ3D软件提取了该封装模型的寄生电阻、电容和电感（RCL）,并结合Mult...     

Influence of Interconnection Configuration on Thermal Dissipation of ULSI Interconnect Systems

应用一个三层互连布线结构研究了诸多因素尤其是布线的几何构造对互连系统散热问题的影响,并对多种不同金属与介质相结合的互连布线的散热情况进行了详细模拟.研究表明互连线上焦耳热的主要散热途径为金属层内的金属线和介质层中热阻相对小的路径.因此互连系统的几何布线对系统散热具有重要影响.在相同条件下,铝布线系统的温升约为铜布线的ρAl/ρCu倍.此外,模拟了0.13μm工艺互连结构中连接功能块区域的信号线上的温升情况,探讨了几种用于改善热问题的散热金属条对互连布线的导热和附加电容的影响.     

精确时延模型下满足时延约束的缓冲器数目最小化的算法

提出了在精确时延模型下,满足时延约束的缓冲器数目最小化的算法.给出一个两端线网,该算法可以求出满足时延约束的最小缓冲器数目.运用高阶时延模型计算互连线的时延,运用基于查找表的非线性时延模型计算缓冲器的时延.实验结果证明此算法有效地优化了缓冲器插入数目和线网的时延,在二者之间取得了较好的折中.算法的运行时间也是令人满意的.     

超大规模集成电路互连系统的布线构造对散热的影响

应用一个三层互连布线结构研究了诸多因素尤其是布线的几何构造对互连系统散热问题的影响,并对多种不同金属与介质相结合的互连布线的散热情况进行了详细模拟.研究表明互连线上焦耳热的主要散热途径为金属层内的金属线和介质层中热阻相对小的路径.因此互连系统的几何布线对系统散热具有重要影响.在相同条件下,铝布线系统的温升约为铜布线的ρAl/ρCu倍.此外,模拟了0.13μm工艺互连结构中连接功能块区域的信号线上的温升情况,探讨了几种用于改善热问题的散热金属条对互连布线的导热和附加电容的影响.     

精确时延模型下满足时延约束的缓冲器数目最小化的算法

提出了在精确时延模型下,满足时延约束的缓冲器数目最小化的算法.给出一个两端线网,该算法可以求出满足时延约束的最小缓冲器数目.运用高阶时延模型计算互连线的时延,运用基于查找表的非线性时延模型计算缓冲器的时延.实验结果证明此算法有效地优化了缓冲器插入数目和线网的时延,在二者之间取得了较好的折中.算法的运行时间也是令人满意的     

高密度封装中互连结构差分串扰建模与分析

针对传统模型存在较大分析误差的问题,提出高密度封装中互连结构差分串扰建模与分析.在对互连结构差分传输线耦合关系分析的基础上,建立了四线差分结构串扰模型.运用该模型对互连结构差分串扰中的电阻、电容以及电感进行等效分析,解决高密度封装中互连结构差分串扰问题.经试验证明,此次建立模型平均误差为0.042,满足抑制高密度封装中...     

一种基于时延配置表的FPGA静态时序分析算法

为减小现场可编程门阵列(FPGA)关键路径的延时误差,提出一种基于时延配置表的静态时序分析算法。算法建立了一种基于单元延时与互连线延时配置表的时延模型。该模型考虑了工艺角变化对延时参数的影响,同时在时序分析过程中,通过分析路径始节点与终节点的时钟关系,实现了复杂多时钟域下的路径搜索与延时计算。实验结果表明,与公认的基于查找表的项目评估技术(PERT)算法和VTR算法相比,关键路径延时的相对误差平均减少了8.58%和6.32%,而运行时间平均仅增加了19.96%和9.59%。     

微电子文摘

在物理设计过程中,进行精细布线前,希望对基于网线上接点界盒的互连延迟、每一长度的电容-电阻之水平垂直估算值限界,还希望根据限界盒内和限界盒上的接点之位置估算出接点-接点间的延迟。假定互连线将基于直线斯坦尼树(RST)进行布线,F.K.Chung和F.H.Hwang的研究工作(1979)被用来限界给出线网上限界盒的可能最大/最小RST(这适合于≤10个接点的线网或接点数为二次幂的大量接点的线网)。于是发现,对一个线网来说,Elmore延迟表达式包括两部份:即输出驱动电阻和总线网函数项以及线网拓朴学函数项(最终RC互连树的电阻特性)。这样,便推导出RC互连延迟的界限。利用内部线网接点位置及其知识,就把接点与RC树的输出和     

提高MESFET高频噪声特性的T形栅结构

场效应晶体管集成电路集成度以指数迅速增长,但随着互连线、栅极等的横向与纵向尺寸的缩小,其电阻增大.这样,集成度增高,尤其是亚微米器件,栅极等的寄生电阻与电容就成为限制高频、噪声等的主要因索.为此,人们已采取了多种解决办法,如:硅金属化合物作为栅电极及引线材料,多层布线和三维集成等.本文则提出用电子束光刻一种横截面为T形的栅结构,可望得到理想的高频噪声性能.     

一种低成本的硅垂直互连技术

采用KOH刻蚀工艺制作硅垂直互连用通孔,淀积SiO2作为硅垂直互连的电绝缘层,溅射Ti和Cu分别作为Cu互连线的黏附层/扩散阻挡层和电镀种子层.电镀10μm厚的Cu作为硅垂直互连的导电层.为实现金属布线的图形化,在已有垂直互连的硅片上试验了干膜光刻工艺.采用化学镀工艺,在Cu互连线上沉积150～200 nm厚的NiMoP薄膜作为防止Cu腐蚀和Cu向其上层介质扩散的覆盖层.高温退火验证了Ti阻挡层和NiMoP覆盖层的可靠性.     

精确区分器件和互连寄生电阻电容的方法研究

随着器件线宽的不断缩小,在集成电路仿真中互连线延迟所占的比重逐渐变大,而MOSFET延迟所占的比重慢慢减小,这就意味着互连的寄生电阻电容对延迟的影响越来越大.研究了如何区分并计算器件部分和互连部分的寄生电阻电容.其中区分本地互连寄生电阻电容和器件电阻电容是关键.以90 nm器件为例,通过提取不同部分的寄生电阻电容,对环形振荡器进行延迟仿真,得到了它们对延迟的影响.通过不同的测试结构达到精确计算器件寄生电阻电容的目的,最终实现了对电路的精确仿真.     

考虑门逻辑功能的最长路径搜索算法

在静态时序分析中,寻找最长时延路径以及最坏情况下时延是最重要的任务。考虑门的逻辑功能,提出了一种精度更高的最长路径搜索算法。由于门的时延大小不仅取决于输入信号的过渡(transition)时问和负载电容大小,还取决于输出信号的状态(上升或下降)以及其它管脚状态(高电平或低电平),因此,该算法极大地提高了静态时序分析的精度。文章还给出了区段搜索算法,可以找出时延在给定范围内的所有路径。这两个搜索算法对每务边至多遍历一次,时问复杂度依然为线性。     

铁电薄膜电滞回线测量的快速数值补偿方法研究

测量铁电薄膜电滞回线必须补偿漏电阻和线性电容的影响.本文采用Sawyer-Tower改进电路,分析了在正弦激励电场下漏电阻和线性电容对自发极化的影响,指出二者分别关于饱和极化点奇对称和偶对称;利用正峰值饱和极化点及其前后相邻两点共3对激励电压和极化电压,推导出漏电阻和线性电容计算公式,进而可实现电滞回线快速数值补偿.本算法漏电阻和线性电容的计算时间仅为二分法用时的2%.     

考虑串扰效应的性能驱动全局布线器研究

提出了利用符号化矩计算模型进行性能驱动的多级布线方法.通过在模式布线阶段利用符号化矩计算模型,快速得到电路的高阶矩,并根据计算结果,采用合理的代价函数对时延串扰等性能指标进行预估,进而指导布线.实验结果显示,该算法在串扰优化方面得到较大的提高,布线结果兼顾了时延优化和信号波形质量优化.