共查询到19条相似文献,搜索用时 62 毫秒
1.
彭风华 《数字社区&智能家居》2005,(11):78-79
本文探讨了一种基于EDA(电子设计自动化)技术的周期可变、脉宽可变的脉冲发生器,具体采用的EDA技术是针对Altera公司生产的复杂可编程逻辑器件(CPLD),通过软件编程,对硬件结构和工作方式进行重构,使硬件设计如同软件设计那样.为解决CPLD器件工作控制的限制,提出了采用单片机控制CPLD器件的动态配置技术,文章分析了以INTEL公司的MCS-51单片机器件和Altera公司MAX 7000系列器件为例的组合模式CPLD动态配置的原理和实现. 相似文献
2.
基于可编程逻辑器件CPLD及硬件描述语言VHDL的EDA方法 总被引:6,自引:0,他引:6
介绍了用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法,给出了一种字符发生器的硬件及软件的设计实例。 相似文献
3.
本文介绍了一种采用高频精密函数发生器MAX038和CPLD组成的正弦波信号发生器的设计方案,给出了该系统的硬件原理图和软件逻辑方框图。该系统可以拓展运用到多种场合,具有较强的实用价值。 相似文献
4.
基于单片机和CPLD的嵌入式脉冲发生器设计 总被引:5,自引:17,他引:5
本文利用单片机控制功能灵活和复杂可编程逻辑器件(CPLD)集成度高、可靠性好及工作速度快的优点,设计了一种周期、脉宽可调的脉冲发生器.并且该脉冲发生器可实现在脉冲不间断的情况下改变周期与脉宽。叙述了该脉冲发生器的工作原理和具体硬件设计。利用MAX PLUSⅡ软件进行波形仿真并分析了结果。 相似文献
5.
雷达脉冲发生器作为一种专用的数字信号发生器,在雷达探测和测距方面有重要的应用.面对日益复杂的需求,系统设计人员往往需要定制或者设计自己的数字信号发生器.简要介绍了复杂可编程器件的开发流程,重点讨论了雷达脉冲发生器的模块化设计思路及具体实现方法,给出了仿真结果,叙述了Windows环境下驱动程序和应用程序的实现过程.实践证明开发过程快速有效. 相似文献
6.
7.
提出了基于CPLD实现分频器的功能,使用了VHDL语言进行设计,利用Quartus Ⅱ软件平台进行仿真实验,并将编写的软件下载到CPLD器件中,进行硬件电路系统测试.结果表明该设计方案是可行的,且具有较强的通用性. 相似文献
8.
文畅 《数字社区&智能家居》2007,1(6):1605
用VHDL语言设计交通灯控制系统,并在MAX+PLUSII系统对FPGA/CPLD芯片进行下载,由于生成的是集成化的数字电路,没有传统设计中的接线问题,所以故障率低、可靠性高,而且体积小。体现了EDA技术在数字电路设计中的优越性。 相似文献
9.
CPLD通用写入器设计与开发 总被引:2,自引:0,他引:2
可编程逻辑器件(Programmable Logic Device,简称PLD)是20世纪70年代发展起来的一种新型逻辑器件,它是现代数字电子系统向超高集成度、超低功耗、超小型封装和专用化方向发展的重要基础.它的应用和发展不仅简化了电路设计,降低了成本,提高了系统的可靠性和保密性,而且给数字系统的设计方法带来了革命性的变化.CPLD(Complex Programmable Logic Device),即复杂可编程逻辑器件,它是20世纪90年代初期出现的EPLD改进器件.同EPLD相比,CPLD增加了内部连线,对逻辑宏单元和I/O单元也有重大的改进.Xilinx是世界上最大的可编程逻辑器件供应商之一,FPGA的发明者.产品种类较全,主要有:XC9500/4000.Coolrunner(XPIA3),Spartan,Vertex.在本文中,我们将通过对CPLD的发展、结构、应用和设计等方面的认知,了解CPLD的基本原理,并设计出CPLD脱机编程写入器的电路图. 相似文献
10.
本文从顺序迭代的角度提出了一种高效的,容易实现的,占用资源少的FFT算法结构,通过合理的设计使得系统占资源少而且高效,同时亦足够简单。本文详细描述了整个设计,在精简程度、完全的流水化、控制结构方式、蝶形运算、时序配合、存储地址生成等方面均有一些特点。 相似文献
11.
PCI总线目标接口状态机的Verilog HDL实现 总被引:1,自引:0,他引:1
随着计算机技术的发展,PCI总线以其高性能、突发传输和即插即用的优点获得广泛应用,成为事实上的计算机标准总线。介绍了采用独热(one-hot)编码方式、用Verilog HDL语言实现了PCI目标接口的核心控制部分——目标接口状态机,给出了详细的状态转移图和仿真结果图,并进行了分析。同时结合其它支持模块,灵活地配置到CPLD中实现了PCI目标接口,较好地完成了PCI目标接口的数据传输控制功能。 相似文献
12.
基于Verilog HDL的FIR数字滤波器设计与仿真 总被引:1,自引:0,他引:1
本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点;结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合;利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。 相似文献
13.
针对数据采集系统设计要求具有精度高、速度快、路数多的特点,根据成本要求,采用DAQ-2010数据采集卡和CPLD等硬件完成了测试系统的搭建工作,介绍了系统的工作原理和开发思路,描述了系统软件的开发和功能。在实际应用中整个系统稳定可靠,取得了良好效果。 相似文献
14.
杨杨 《电脑编程技巧与维护》2011,(14):27-29,34
为克服采用单片机或PLC来实现交通灯控制器的不足,在已有基于Verilog HDL硬件描述语言的交通灯设计的基础上,给出了一种基于Verilog HDL硬件描述语言的复杂交通指标灯设计;同时,选择XINLINX公司的FPGA芯片,采用ISE9.li开发工具进行了程序的编译与功能仿真,实现了交通灯控制器的硬件电路描述.仿... 相似文献
15.
16.
本文给出了通过FPCA访问CF卡的方法,同时给出了用Verilog HDL语言访问CF卡的源程序和利用双RAM访问CF卡的程序编写技巧. 相似文献
17.
18.
This paper presented an implementation of a direct sequence spread spectrum transmitter, which used FPGA as a hardware platform, and Max- plusII as a design tool. And the modules were designed using Verilog HDL and the top layer was designed based on graphical method. In this design, Bits to be transmitted are read from ROM circularly, and the channel coding utilizes (2,1,7) convolution codes. The spread spectrum module adopted kasami codes with a spread length 255. And a 3 bit quantization is used for polar transformation. Between every bit, 7 bits were inserted in interpolation module. The output filter is a 16 level FIR filter. The Verilog HDL codes, block diagram of the whole system, and the simulation results were presented in this paper. The result of the simulation showed that this is a high accurate and stable design without any glitch. 相似文献