基于FPGA的粒子滤波跟踪系统的设计与实现

目标跟踪技术广泛应用于消费电子、工业检测、安防监控及智能交通等领域.由于PC体积大,功耗高,而嵌入式微处理器的资源和处理能力有限,所以本文基于FPGA技术,设计并实现了以粒子滤波算法为核心的目标跟踪系统,以硬件加速技术提升处理性能.通过对影响速度的复杂浮点数运算采用定制指令的硬件加速方式,对于重复性高、运算简单的RGB转HSV等运算,采用IP核硬件加速方式,实现了算法硬件并行化,系统处理速度得到提升.实验表明,通过FPGA技术和硬件加速技术实现的目标跟踪系统能够满足实时性要求,其单位频率的处理性能高于高性能PC机的处理性能的5倍左右.     

机群环境下傅立叶变换的并行算法研究

并行FFT是解决大数据量FFT运算耗时过久的重要途径,在PC机群上实现并行FFT是一种低成本、高效率的解决方案。本文讨论了PC机群环境下MPI并行FFT实现,并利用建立的平台,对并行算法进行了测试,得出了一些有意义的结论和方法。     

基于FPGA的高速数据采集系统的设计与实现

为了解决高速数据采集过程中的数据量大、实时性、传输速率等问题,提出了一种基于FPGA的高速数据采集系统的实现方案.该方案以FPGA作为主控芯片,实现模拟信号通道的可控、A/D转换控制、DDRⅡ SDRAM数据缓存、PCI总线数据的传输四个主要功能,系统采用Verilog HDL语言,通过Quartus Ⅱ6.0软件编程来实现IP核的控制,从而实现多个ADC08B200芯片进行数据采集,通过DDRⅡ SDRAM进行数据缓存,将数据通过PCI总线传输到PC机.系统经过PC机的测试软件,能够很好地完成高速数据采集系统的任务要求.     

一种基于FPGA和PCI总线的天文图像实时采集与处理系统的设计

提出了一种基于FPGA和PCI总线的天文图像实时采集与处理系统设计;其包括硬件结构、FPGA数据获取和传输逻辑.该系统能够在FPGA中实现对最高峰值是660 MB/s,均值为200 MB/s,帧速率是2500 帧/s的高速CMOS相机天文图像数据的实时采集和处理,并由桥接芯片PCI9656通过PCI总线传输给PC机进行进一步处理.     

基于FPGA的连续采样的高速PCI采集卡设计

从自主研发的角度,提出了可实现连续采样的高速PCI采集卡的设计方法,其中关键的技术是FPGA的开发;该设计方法对采集卡的原理设计、FPGA的开发以及连续采样的实现进行了研究;板卡利用AD602芯片实现了程控放大;采用了PCI9054接口芯片,与PC机的PCI总线进行通讯;根据采集卡的功能要求,FPGA选择ALTERA公司的EP2C20F256C7;为保证连续采样的实现,FPGA实现了数字信号抽取算法以及双SRAM的交替存取结构;该采集卡具有宽频带、多通道、增益可调、DMA传输、可连续采样等特点,目前已成功的用于水轮机空化噪声的采集.     

AES中有限域运算的优化及算法高速实现

介绍有限域的概念及Rijndael算法的结构,详细分析了算法中基于加法、乘法的运算过程,为使运算更适合在FPGA平台实线,可使用一些技巧达到优化目的.详细阐述了使用FPGA高速实现运算关键部分的设计思路.针对FPGA设计中对速度与面积两项指标的不同要求,给出了两种设计方案.最后,给出算法在FPGA实现方式下的性能比较.     

AES中有限域运算的优化及算法高速实现

介绍有限域的概念及Rijndael算法的结构，详细分析了算法中基于加法、乘法的运算过程，为使运算更适合在FP—GA平台实线，可使用一些技巧达到优化目的。详细阐述了使用FPGA高速实现运算关键部分的设汁思路。针对FPGA设计中对速度与面积两项指标的不同要求，给出了两种设计方案。最后，给出算法在FPGA实现方式下的性能比较。     

基于FPGA的多通道高速波形发生器设计

为了产生多通道的高速信号,波形发生器以FPGA为核心,结合高速高精度数模转换器和高速运算放大器,采用DDS技术来实现高速信号的产生。波形发生器采用PCI总线与上位机进行通信,上位机通过发送控制命令改变波形发生器输出信号的种类、频率、相位。波形发生器还可以进行AM调制、FM调制、ASK调制、PSK调制和FSK调制等。     

高精度CT图像重建的并行运算实现

为解决超大图像(2048×2048)的FBP与OR-OSEM扇束图像重建,作者采用PC机群的并行处理技术。将图像重建算法改写为并行运算方式,按角度数均匀地分配计算任务给各个CPU。并行运算结果表明:图像重建速度与CPU的个数基本上成线性正比关系,可提高近25倍(CPU数为25时)。超大图像的在线重建可采用CPU阵列机来高速实现,这一技术对发展高精度CT具有重要的作用。     

基于脉动阵列的HMMer加速系统

HMMer是用PHMM来对蛋白质或氨基酸序列查询进行分类和匹配的生物信息学软件工具包,但是由于HMMer的并行特性,HMMer在传统的串行化CPU平台上运行十分耗时。采用FPGA对HMMer的核心算法P7Viterbi进行加速,在P7Viterbi算法中存在一个限制并行性的多层循环的迭代间数据依赖关系,以前的工作都是忽略该循环反馈或者串行化这部分程序,从而导致精度和效率的降低。提出了一种基于FPGA的可以适应P7Viterbi的数据依赖特性的基于脉动阵列的并行运算结构,采用自动重算机制来解决阻碍计算并行的回边问题。在FPGA中通过并行流水技术实现的加速系统能够有效地提高HMMer的运算效率。实验结果表明,提出的带有20个运算单元的结构和Intel Core2 Duo 2.33 GHz CPU平台相比,加速比能够达到56.8倍。     

二维高速激光切割机控制系统的研究

介绍一种新型二维激光切割机控制系统。该控制系统采用上位PC和下位DSP控制板结合的方式工作，下位机采用DSP和FPGA组合方式工作。利用高速DSP的强大运算能力和FPGA的硬件实时特性，采用改进的脉冲增量插补算法计算，有效提高了激光切割机的加工速度，最高切割速度达到2 m/s。     

PCI Express研究及基于FPGA的实现

本文描述了第三代通用I/O总线PC/Express产生的背景,分析PCI Express总线的主要特点及体系结构.同时本文提出了通过PCI Express总线来实现SDH信号高速数据通信,讨论了用Xilinx可编程逻辑器件FPGA来实现PCI Express的细节和优势.     

基于FPGA和双DSP的实时图像处理器设计

为满足高速实时图像处理的要求,提出一种基于FPGA互联的.以两片TMS320C6416为核心图像数据处理单元的并行系统结构.其中DSP负责图像处理,FPGA负责实现整个系统的数字逻辑及12C总线的配置,实现以FPGA作为主DSP协处理器的方式增加了该系统的灵活性及实时性.结果表明,在基于PCI总线的高速图像数据通道下,该系统可用来进行视频图像的高速采集工作,能够实现快速傅里叶变换、边缘检测等图像处理算法,满足实时图像处理的要求.     

DES算法原理及其FPGA实现

DES(数据加密标准)是最常用的加密算法之一,自诞生至今一直被广泛应用于各个行业领域.为了深刻理解DES算法的运算过程和实现方法,在详细讨论F函数和S盒这两个关键因素的基础上,利用Minx公司的综合开发工具ISE和Spartan3 E FPGA等工具,设计了FPGA与PC机的申口通讯,完成了DES算法在FPGA中的正确实现,并采用软件仿真和硬件实现得出了实验结果,给出了DES算法在FPGA中的资源利用情况.通过实验结果和资源利用率验证了DES算法的功能及其在低端FPGA上的实用性.     

一种基于FPGA的PCI加密卡设计

利用FPGA设计实现了一种基于PCI总线接口的纯硬件加密卡,为PC机提供加密、签名等服务。对采用VHDL描述的PCI接口IP软核及其应用方法进行了分析;采用VHDL设计了3DES、MD5等算法模块,并设计了其与PCI接口IP核之间的通信控制模块;利用QuartusⅡ进行仿真、综合后,下载到加密卡上的FPGA配置芯片,将上述各个模块集成在一片FPGA上予以实现;最后,采用VC++为加密卡设计了驱动程序和测试程序,并对整个加密卡工作进行了功能测试。     

GPU实现的高速FIR数字滤波算法

针对目前基于GPU的FIR算法速度低、扩展性差的缺点,提出一种高速的多通道FIR数字滤波的并行算法,并利用平衡并行运算负载的技术以及降低内存访问密度的方法进行加速.该算法采用矩阵乘法的并行运算技术在GPU上建立并行滤波模型,通过每个线程在单个指令周期内执行2个信号运算,实现了多通道信号的高速滤波.实验结果表明,在GTX260+平台上,采用文中算法的平均加速比达到了203,效率超过40%,并且具有更好的扩展性.     

基于FPGA的医学图像三维重建系统设计与实现

目前大部分的医学图像三维重建过程都是在PC机上完成的,由于PC机本身性能的限制和重建算法的复杂性,使得重建效率不高。针对这个问题,设计与实现了一个基于FPGA（Field Programmable Gate Array,现场可编程门阵列）的三维重建系统,系统中建立了一种基于FSL（Fast Simplex Link,快速单向链路）总线的体系结构,并对三维重建算法进行改进,使改进算法在新建立的体系结构中运行。实验表明,基于FPGA的三维重建系统利用重建算法在硬件中并行执行程序以及FSL总线的FIFO（First In First Out,先进先出）特性,对重建算法本身进行改进,克服了PC机三维重建系统中出现的耗时问题,很好地提升了三维重建的效率和实时性。     

基于PCI总线的印品质量检测系统设计实现

为了满足大面积印品多处局部质量检测的需要,提出并实现了一种基于PCI总线多通道高速图像采集系统.系统采用PC机作为采集主控单元,S5933作为PCI总线接口,结合CPLD逻辑控制电路,实现了四通道同时采集和大容量数据的图像处理和存储.软件系统在Windows NT平台上实现,保证了整个系统的安全性与稳定性.     

基于PCI总线的多通道数字中频接收机设计

为了提高数字中频接收机板卡的灵活性和通用性,给出了一种基于PCI总线的多通道中频数字接收机的设计方案;该接收机利用软件无线电思想,采用AD6645和AD6620分别实现高速数据采集和数字下变频,通过FPGA实现时序控制和本地通信,利用PCI总线与PC进行高速数据传输;在给出接收机的工作原理和软硬件设计后,重点对FPGA实现数据接收的时序控制和PCI接口芯片PCI9054本地控制器的逻辑设计进行了介绍;实践表明,该数字接收机具有精度高、使用灵活、处理和互联能力强等优点.     

PCI Express总线接口的DMA传输设计

在认真理解PCI Express协议及其应用技术的此基础上,使用FPGA实现PCI Express总线接口的DMA传输设计.本文主要从DMA发送模块、DMA接收模块和DMA状态控制模块三个部分对设计进行详细的介绍.最后,在基于Linux系统的PC机中实现PCI-E的驱动程序,使用BEEcube公司的miniBEE作为测试平台对设计进行检测并给出结果.