高速数字设计中的信号完整性研究

信息完整性问题始终贯穿于整个高速数字系统设计中,并且对设计领域影响巨大.针对高速数字电路中典型的信号完整性问题,剖析了各类破坏信号完整性的原因,提出了避免PCB设计中出现信号完整性问题的处理方法.     

基于SI仿真的高速数字系统设计方法研究

高速数字设计方法不同于传统的数字系统设计方法,需要考虑高速信号互连中出现的信号完整性（SI）问题。总结了高速数字设计流程,介绍了基于SI仿真的高速数字系统设计方法,最后给出了基于ADSP-TS101的高速DSP系统设计实例。     

浅析信号完整性及其在高速PCB设计中的应用

在数字系统的研究过程中,一个不可忽略的问题就是信号完整性。要想提高产品性能,缩减产品的开发周期,就需要基于信号完整性来进行高速数字系统的设计。本文简要分析了信号完整性和在高速PCB设计中的应用,希望可以提供一些有价值的参考意见。     

高速数字信号测试完整性分析与研究

雷达高速数字电路模块(基于VPX总线)的高速数字接口测试过程中,针对出现的高速数字信号质量不理想的问题,分析了该现象出现的原因并最终提出了保证测试过程中高速信号的信号完整性的解决方案：在高速信号连接电路设计中避免出现多个终端输出。实验结果表明,高速信号接口单一输出端的高速信号质量相比多个输出端的信号质量有明显改善,信号误码率优化了e_¹⁰倍;通过眼图测量,信号速率为1.25Gbps时单一输出端的高速信号眼高为8.9uW,眼宽为730ps,多个输出端的信号已经无法形成眼图。验证了高速数字信号测试时为了保证信号完整性应避免出现多个终端输出的正确性。     

高速数字系统中的信号完整性及实施方案

描述了高速数字电路中典型的信号完整性问题,分析了各种破坏信号完整性的原因及解决方案,并结合一个实际的高速DSP系统,阐述实现信号完整性的具体方法。     

基于PCI Express的串行信号完整性研究

PCI Express是近年来迅速发展和广泛应用的串行总线技术,其应用领域日益广泛。利用TDS6604示波器实现了测试系统硬件平台,对PCI Express差分信号进行实时眼图测试。高速串行电路设计中一个重要的技术难点就是如何保证信号的完整性,针对测试系统进行了信号完整性S1分析,对系统的抗干扰能力、可靠性的提高有很大的帮助,并根据实际开发中的经验提出了在数字高速电路设计中保证信号完整性的具体措施。     

基于信号完整性的高速数据采集传输系统设计

高速PCB设计中必须面对信号完整性问题,并采取有效措施;基于信号完整性分析的高速PCB设计流程能够缩短产品开发周期,降低开发成本;根据这个流程设计了一个高速数据采集传输系统,仿真结果表明电路的信号完整性问题得到了改善,对数据采集系统的性能进行测试后表明AD的动态有效位数达到了10位;说明了在高速电路设计中采用基于信号完整性仿真设计是必要的,也是可行的。     

高速视频处理系统中的信号完整性分析

结合高速DSP图像处理系统讨论了高速数字电路中的信号完整性问题,分析了系统中信号反射、串扰、地弹等现象破坏信号完整性的原因,通过先进IS工具的辅助设计,找出了确保系统信号完整性的具体方法。     

信号完整性分析及仿真

现代科技飞速发展,高速数字电路已成为主流。随着系统工作频率和集成度的提高,信号完整性问题在高速数字电路设计中是至关重要的问题,本文对信号完整性中的反射和串扰两个方面进行了研究,并采用Cadence_Allegro工具设计了简单的数字仿真电路进行仿真分析,分析了解决反射的四种方法和解决串扰的两种方法,并在实际设计电路中进行了实践,表明仿真结果和实际应用一致。     

基于信号完整性解空间分析的高速数字PCB的设计方法

介绍了一种基于信号完整性计算机分析的高速数字PCB的设计方法与实现.在这种设计方法中,首先将所有的高速数字信号都建立起PCB板级的信号传输模型,然后通过对信号完整性的计算分析来寻找设计的解空间,最后在解空间的基础上完成PCB的设计和校验.     

基于DSP的网络摄像机硬件设计和仿真

详细说明了基于TITMS320DM642DSP芯片的网络摄像机的硬件设计,并针对DSP系统实现中所涉及到的高速数字电路设计问题,如时序问题、信号完整性问题,通过采用IBIS模型,在HyperLynx仿真软件平台上布线前进行仿真,利用仿真结果作为布线的约束,并在布线后进行仿真,确保了正确性。实践证实,在高速设计中进行正确的时序分析及仿真可以保证高速PCB设计的质量和速度。     

基于FPGA的NoC硬件系统设计

设计了基于FPGA的片上网络系统硬件平台。系统由大容量的FPGA、存储器、高速A/D与D/A、通信接口和一个扩展的ARM9系统组成。完成了集高速数字信号处理、视频编解码和网络传输功能与一体的多核系统设计。针对典型的3×3 2D Mesh结构的NoC系统应用进行了探讨,阐述了NoC系统设计过程中的关键技术,并使用SigXplorer软件对系统的信号完整性解决方案进行了PCB的反射与串扰仿真。     

嵌入式存储系统的仿真及实现

嵌入式环境中存储需求在不断地增长，越来越多的嵌入式系统采用高速存储单元支持系统运行以及大规模的数据存储。随着嵌入式存储系统的速度和容量的扩展，如何设计高速的存储系统成为需要研究的问题。该文从信号完整性的角度，以一种海量DDR存储系统设计为实例，利用信号完整性仿真方法，分析和探讨了适当的信号线终结方式和布线规则对信号完整性的影响。该方法适用于不同容量的高速存储系统设计和高速DDR2存储系统，实际应用表明了该方法具有良好的效果。     

信号完整性分析技术及其在工控机主板设计中的应用

随着数字电路工作速度的不断提高,信号完整性问题已经成为制约数字电路设计成功与否的关键因素.对高速数字信号完整性分析技术和时序分析技术进行了详细论述,并介绍了在工控机主机板设计中的具体应用.     

对数字系统高速信号的分析与研究

现代数字信号系统中,信号传输的速率越来越高,当高速信号由系统输入端进入,经过系统处理加工后,再传输到输出端.那么在这个处理传输过程中,如何保证高速信号的传输质量,如何确定信号从输入到输出是完整的?通过对传输过程所涉及到的会对信号的处理与传输产生影响的方方面面,进行分析并加以验证,其中线路传输过程损耗分析和传输高速信号过程中的信号动态分析,是高速信号系统的重要分析手段,并在此分析基础上,提出解决问题的技术手段及在工程上的设计及验证实现.     

基于定点DSP的自适应线谱增强系统设计

以TI公司的TMS320VC5416定点数字处理芯片为核心,设计了包括采样时钟、输入转换、数据处理、输出转换等完整的一套自适应线谱增强处理系统。利用此芯片针对数据处理的专用指令,很好地消除了自适应过程中的截尾误差,大大提高了处理精度和自适应过程的稳定性;利用此系列芯片的高速处理能力、丰富的接口及各种片上外设,提高了整个系统的稳定性、吞吐能力和处理速度。最后,给出了实验结果及结论。     

NanoTime在65nm 高速SRAM IP 设计中的应用

随着集成电路制造工艺发展到90nm以下,纳米级效应对时序的影响越来越显著。对于全定制数字电路,精确 评估内部信号完整性（SI）尤为重要。高速SRAM IP 采用65nm工艺全定制设计,我们选择Synopsys 公司的NanoTime 来分析 信号完整性。本文详细介绍了NanoTime静态时序分析、SI 分析、时序模型提取在SRAM IP设计中的应用。     

Codence EDA中PCB分析工具Specctraquest的使用

电子设计自动化(EDA)技术是目前进行电子产品设计中所采用的主要技术,设计者利用它可以设计出更完美的产品,并且极大地缩短了设计周期。但是随着电子技术的不断发展,在设计中,特别是在高速PCB的设计中出现了一些新的问题。例如:延时、串扰、电磁干扰等物理设计问题,迫切需要提供一些仿真分析工具来解决这些问题。本文主要介绍了Cadence EDA软件中的信号完整性仿真设计工具SpecctraQuest的使用与建模方法。     

基于高速嵌入式系统的信号完整性分析

提高信号完整性、减小串扰和反射是高速电路系统设计能否成功的关键.本文基于以ARM1176JZF-S S3C6410为核处理器的嵌入式开发系统,对高速电路进行了研究.通过信号完整性仿真分析,解决了DDR SDRAM差分时钟信号的反射问题和视频输出信号的串扰问题.