基于FPGA+PCI的并行计算平台实现

介绍了一种基于PCI总线和多片并行FPGA的高速计算平台。FPGA+PCI板卡利用普通PC机作为CPU,通过PCI总线互联,实现了一个并行高速的通用数字运算平台。利用VHDL语言编写各种算法,可用于加解密算法实现和高速数字信号处理等领域,而速度相当于数台PC机并行运算。     

KLT织物疵点检测算法研究及FPGA实现

提出了一种基于FPGA的织物疵点检测系统的实现方案,设计在充分利用FPGA的并行体系架构和丰富的块存储资源的情况下引入KLT（Kanade-Lucas-Tomasi）特征点检测算法对织物疵点进行实时检测,以灵活的硬件可编程来满足KLT检测算法的调整以适应不同的检测要求。经验证,系统可以在实际的应用中准确地检测出织物上的疵点,且检测灵活方便。     

可重构Grostl设计研究及其FPGA实现

Grostl是继承MD迭代结构和沿用AES压缩函数的SHA．3候选算法。目前的研究只针对Grostl算法的一种或两种参数版本进行实现,并没有针对Grcstl四种参数版本的设计,缺少灵活性。在分析Gr#stl算法的基础上,采用可重构的设计思想,在FPGA上实现了Grcstl四种参数版本。实验结果表明,在XilinxVirtex一5FPGA平台上,四参数可重构方案的面积为4279slices,时钟频率为223．32MHz,与已有的实现方法相比,具有面积小、时钟频率高及灵活性等优点。     

基于GPU的轮廓提取算法的并行计算方法研究

为解决高质量的轮廓提取算法计算复杂、实时性差的问题,基于GPU并行计算架构提出了一种针对高质量的轮廓提取算法——Pb(probability boundary,概率轮廓)提取算法的高效并行计算方法。重点讨论了如何利用多计算单元加速计算最耗时的梯度计算部分。详细介绍了多方向直方图并行统计机制及χ2并行计算中访存冲突避免机制。对比实验表明,在GPU上基于该并行方法的轮廓提取相比传统CPU方式具有明显加速效果,且随着图像分辨率变大,加速效果更加明显,例如图像大小为1024×1024时可获得160倍的加速;此外,基于伯克利标准测试集验证了该并行方法可保持原有算法的计算准确度。为大规模图像数据智能分析中的轮廓提取提供了快速、实时的计算方法。     

基于分布式算法的高阶FIR滤波器及其FPGA实现

提出一种新的高阶FIR滤波器的FPGA实现方法。该方法运用多相分解结构对高阶FIR滤波器进行降阶处理,采用改进的分布式算法来实现降阶后的FIR滤波器。设计了一系列阶数从8到1 024的FIR滤波器,通过Quartus II 7.1的综合与仿真,以及在EP2S60F1020C4 FPGA目标器件上的实现结果表明,该方法能够有效地减少硬件资源的使用且满足高速实时性的要求。     

FPGA测试技术及ATE实现

随着FPGA的规模和复杂性的增加,测试显得尤为重要。介绍了SRAM型FPGA的结构概况及FPGA的测试方法,以Xilinx公司的spartan3系列芯片为例,利用检测可编程逻辑资源的多逻辑单元（CLB）混合故障的测试方法,阐述了如何在自动测试系统（ATE）上实现FPGA的在线配置以及功能和参数测试,为FPGA面向应用的测试提供了一种可行的方法。     

基于FPGA的实时SGM匹配算法研究与实现

传统SGM算法,运算复杂度高,硬件资源需求量大,难以应用到实时嵌入式系统中。为此提出一种基于FPGA嵌入式平台的实时SGM（Real-Time SGM,RT-SGM）算法。RT-SGM选取三个方向作为匹配算法的优化方向;设计新的算法的结构,使该算法能运行在Pipeline状态下;提出一种新型中值滤波算法对结果进行优化。在FPGA硬件平台上完成实验。实验结果表明,RT-SGM运行速度相比于传统SGM算法提高了30%,而在资源需求上只有传统SGM算法的一半,同时其精度与传统SGM算法相当,适合应用到实时嵌入式系统中。     

一种基于FPGA技术的高速数据通讯卡

介绍一种基于ＦＰＧＡ技术的，用于单片机控制的人机与微计算机间交换信息的数据通讯卡，通讯卡的结构简单，体积小，采用ＩＳＡ１６总线，从机与主机并行传输数据，传输速度可达２００ｋｂｐｓ以上，设有Ｐａｓｓｗｏｒｄ判别、通讯卡识别、从机识别等多项功能，使用方便。     

高速RS编译码器的设计及其FPGA实现

在分析RS（Reed-Solomon）码编译码基本原理的基础上,对编码过程中的乘法电路实现进行了深入分析,对译码过程中用于错误位置多项式和错误值多项式计算的BM（Berlekamp-Massey）迭代算法进行改进,并设计了适合于FPGA硬件实现的伴随式计算策略和钱搜索电路。硬件实现结果表明,改进算法能有效节省硬件资源,在Xilinx公司的XC4VSX35 FPGA上仅需要总资源的15%就可以实现（31,15）RS码编译码器电路,且在200 MHz系统时钟频率时达到10 Mb/s的译码速率,实现了高速数据处理。     

基于FPGA的主机与多单片机快速通讯系统的设计

本文设计了一个基于ＦＰＧＡ的主机与多单片机快速通讯的系统，它将多片ＭＣＳ—５１系列单片机通过全互连的拓扑结构连接起来，以ＰＣ４８６／５８６系列微机为主机，构成一个主从分布式控制的多机系统。其中硬件设计在Ｘｉｌｉｎｘ公司的ＣＡＤ软件上进行了模拟验证并得到了ＦＰＧＡ实现，实验表明这种方法可以提高系统的处理效率，提高实时性，对个子系统的编程及调试带来了很大方便     

基于FPGA的医学图像三维重建系统设计与实现

目前大部分的医学图像三维重建过程都是在PC机上完成的,由于PC机本身性能的限制和重建算法的复杂性,使得重建效率不高。针对这个问题,设计与实现了一个基于FPGA（Field Programmable Gate Array,现场可编程门阵列）的三维重建系统,系统中建立了一种基于FSL（Fast Simplex Link,快速单向链路）总线的体系结构,并对三维重建算法进行改进,使改进算法在新建立的体系结构中运行。实验表明,基于FPGA的三维重建系统利用重建算法在硬件中并行执行程序以及FSL总线的FIFO（First In First Out,先进先出）特性,对重建算法本身进行改进,克服了PC机三维重建系统中出现的耗时问题,很好地提升了三维重建的效率和实时性。     

满足资源约束的图像复原算法的FPGA实现

提出了一种基于Van Cittert迭代方法对被乘性噪声污染的观测图像快速复原处理的FPGA电路实现方法。通过研究点扩展函数的对称性,将图像邻域内的像素进行分组滤波运算,明显减少了电路对乘法器数量的要求,有效地利用了FPGA的资源,适当地安排流水线和并行处理单元显著地提高了芯片的运行速度。实验结果表明,对于相同的图像复原处理任务,提出的电路结构需要的逻辑单元数量更少,时间消耗更短。     

远程故障诊断终端的数据压缩技术研究与实现

为了解决挖掘机远程故障诊断系统终端因采集到的数据量巨大,而无法实时有效地传输到远程故障诊断中心的问题,研究了各种无损数据压缩方法。结合硬件资源的特点,应用Hash查找字典的方法对LZW压缩算法进行了改进,提高了数据压缩的速度,并且在FPGA上实现。仿真表明,在压缩率几乎相等的情况下,硬件实现比软件实现在压缩速度上得到了极大提高,从而使故障诊断的实时性得到了保证。     

基于FPGA的KLT特征点多层次归并排序

KLT算法已在多个领域得到成功的应用,其中特征点的排序是用来选择好的特征点跟踪的关键。针对传统排序算法计算耗时、实时性差的缺点,提出一种可并行的多层次归并排序算法并在FPGA中实现了其并行计算,同时分析了其周期精确的计算时间。结果表明该归并排序算法可以[O(N)]的时间复杂度完成特征点的排序,能够满足高清分辨率的图像/视频数据中KLT特征点排序的实时性要求。     

基于FPGA的稠密光流计算系统

高质量的稠密光流算法计算复杂度很高,因此计算速度成为制约其在实际系统中应用的重要原因。针对这一问题,利用现场可编程门阵列（FPGA）的细粒度并行特性,实现了一种高质量的稠密光流算法CBG（Combined- Brightness-Gradient）的硬件加速器。实验结果表明,在FPGA工作频率200 MHz,计算全部像素对应的光流信息的情况下,该系统处理分辨率为316×252的图像序列的帧频可达40 frame/s。     

基于FPGA的分子动力学模拟交互控制系统

在分子动力学模拟系统中,实现分子间短程力的计算需要频繁地传输与大量的粒子数据访问。为了减轻CPU的计算负载,可以使用FPGA加速计算。但是,在基于FPGA的分子动力学模拟系统中,短程力计算模块面临巨大的数据传输压力以及访存冲突问题。针对这些问题,基于FPGA上有限的硬件资源,提出一种交互控制系统。该系统由取数控制模块与粒子数据解析模块组成。整个系统通过合理的数据编排以及2个模块的协同工作,实现粒子数据从片上存储到短程力计算模块的快速可靠的传输。通过硬件仿真和板级实验验证了该系统在处理粒子数据过程中的有效性和可靠性。     

Turbo译码器的改进算法及FPGA实现

在传统的Turbo译码算法Log-MAP的基础上,对译码算法和SISO译码模块进行了优化,得到了改进的SW-Log-MAP算法,它在保证译码性能的前提下,大大降低了其运算复杂度,减少了存储空间。并且给出了改进译码算法硬件实现的设计方案,完成了Turbo译码器的FPGA实现,通过测试证明,译码器达到了设计要求。     

采用FPGA的机器视觉系统发展现状与趋势

采用FPGA作为主要运算器件的嵌入式视觉系统具有高性能、低功耗、结构紧凑等特点,是计算机视觉的研究热点之一,有着广阔的应用前景。文章对近年来国内外基于FPGA的嵌入式视觉系统方面有代表性的研究成果进行了介绍,并对相关研究领域目前存在的主要问题以及发展趋势进行了讨论。     

一种图像动态范围压缩算法及其FPGA实现

灰度动态范围压缩是一种基本的图像增强处理方法,广泛应用于图像识别,视频监控等领域中。结合这一应用,提出了一种基于非线性变换的动态范围压缩算法,并且以FPGA为基础,针对一幅图像的处理进行硬件实现,给出了硬件整体构架以及算法逻辑,并针对FPGA速度与面积优化的问题,完成了控制逻辑的流水线设计。最后采用Verilog HDL对设计进行了描述,利用Ncverilog对模块进行了仿真,给出了基于Synplify Pro 8.2.1的实现方案。结果表明,该设计较好地实现了图像动态范围压缩,其硬件实现构架是行之有效的。     

基于现场可编程门阵列的SMS4故障检测实现

硬件实现的SMS4加密算法计算过程中容易出现故障,为防止攻击者利用故障信息进行故障攻击从而破解SMS4算法,提出一种针对SMS4算法的故障检测方案。该方案首先分析了硬件实现的SMS4算法出现故障的位置及其影响,然后在关键路径上建立了3个检测点,通过实时监测检测点来定位算法执行过程中出现的故障。一旦成功检测到故障,立即重新执行算法以保证攻击者难以获取有效的故障信息。将提出的方案和原无故障检测的算法分别在Xilinx公司的Virtex-7和Altera公司的Cyclone Ⅱ EP2C35F76C6两个现场可编程门阵列(FPGA)上综合实现,在Virtex-7上,提出的带故障检测的方案比原算法占用逻辑资源增加30%,吞吐量相当;在EP2C35F76C6上比原算法增加0.1%的硬件资源,吞吐量达到原来的93%。实验结果表明,在尽量不影响吞吐量的前提下,提出的方案占用硬件资源小,并且可以有效地检测出故障,从而避免SMS4算法受到故障攻击。