用FPGA设计数字频率计

该数字频率计的设计仅利用硬件描述语言来完成对系统功能的描述,在EDA工具的帮助下就可以得到最后的设计结果。所以尽管目标系统是硬件,但整个设计和修改过程如同完成软件设计一样方便和高效。     

简单实用的数字显示频率计

简单实用的数字显示频率计吉林大学姜殿武，赵玉山该数字显示频率计采用数模转换方法将被测的频率信号变为直流电压，用数字万用表或数字面版表显示出来（电路如附图所示）。数字显示频率计由整形、触发、频率一电压转换电路和数字万用表或数字面版表组成。ＩＣ１是（Ⅱ）...     

基于Multisim的高精度数字频率计的设计和仿真

数字频率计是电工电子中常用的测量仪器,数字频率计通过用输入待测信号对一特定长度的信号进行计数,从而得出频率并通过数码管直观的显示出来.本文提出了一种与输入同步的数字频率计的设计,提高了频率计的精度,设计采用Multisim软件进行设计和仿真的过程,介绍了其工作原理,硬件电路设计和仿真的过程.设计采用了Multisim软...     

基于FPGA的数字下变频的仿真设计

介绍了数字下变频原理,阐述了一款在XILINX公司的FPGA芯片Spartan6-xc6slx75t上实现数字下变频的仿真设计,并进行了验证。     

基于FPGA的可重构仪器的设计与仿真

提出一种可重构仪器的设计思想,并利用VHDL语言完成了集频率计、正弦信号发生器、数控分频器于一体的仪器的设计与仿真。经实验仿真验证,该仪器符合可重构的思想,实现了可重构性。     

基于SOPC/Nios-II与数字移相技术的频率计设计

为实现uClinux下的电子测量集成仪器中的数字频率计设计,采用Cyclone系列FPGA 芯片EP1C6Q240,运用SOPC软核设计、Nios-II软件开发技术、数字移相技术,实现了0.02 Hz～225 MHz,1×10-6精度的频率及脉宽、相位差的测量.实验表明,这是一种有效、低成本的解决方案.在重点给出该技术实现方法的同时,介绍了系统仿真和误差分析.     

基于MPU＋CPLD数字频率计的量程扩展设计与实现

文章以MPU＋CPLD构架数字频率计的硬件系统,通过对频率测量方法的分析,引出频率计量程扩展基本思路,介绍了用VHDL语言来实现高低频量程自适应测量的方法。设计同时简化了电路的硬件结构,提高了电路的稳定性。     

基于FPGA的数字锁相环设计

简要介绍异或门数字锁相环的工作原理和组成部分,并且分析了各模块参数选择对数字锁相环纹波的影响。文章针对于此,设计出一种最佳匹配参数下的数字锁相环,在FPGA平台上用Verilog HDL语言实现硬件电路,整个系统具有快速锁定,纹波最小以及精度高等优点。     

基于STM32与FPGA的数字示波器设计

为实现高采样率、宽频带的数字示波器,设计了以STM32和FPGA为控制核心的数字示波器。硬件平台主要采用了AD603电压程控增益放大器作为前端信号调理电路,ADS830高速宽带模数转换器和IDT7208高速缓存作为数字采集电路,以Labview界面显示。另外,通过采用自适应频率采集处理算法采集和还原信号波形。经实验测试,性能达到设计要求。     

基于FPGA的数字电压表设计

介绍基于FPGA技术的数字电压表设计。在Quartus Ⅱ环境下采用方块图语言实现了数据的采集、转换及显示。设计的数字电压表测量达到0~5V,精度为0.02V,可供相关人员在进行数字电压表设计时参考。     

基于FPGA的数字波形发生器

数字波形发生器基于FPGA设计,VHDL编程实现,集成在 1片Xilinx公司的SpartanⅡ系列XC2S10 0PQ2 0 8芯片上。核心技术是直接数字频率合成技术。芯片集成了固定分频器、正弦波合成器、三角波、矩形波与锯齿波发生器,波形选择模块和键盘控制模块,其输出的 8位数据通过D/A转换并经功率放大后即得所需波形。通过改变相位步进调节频率,可从 10Hz～ 30kHz等步进调节,最小步进 10Hz;通过改变D/A电阻网络的基准电压调幅度。系统频率范围宽,频率和幅度精度高     

基于FPGA的高灵敏度数字磁通门设计

描述了一种基于FPGA的新型数字磁通门驱动电路.系统运用数字信号处理方法替代了传统的方波产生、相敏检波等模块,并且通过数字平滑滤波方法进行信号处理.系统分辨率高达19nT,线性区间为13 000～15 900nT.实验结果表明该设计在减少硬件开销的同时显著提高了系统输出的稳定性和精度.     

基于FPGA的数字钟电路设计

数字钟是典型的电子电路的应用,而基于FPGA的数字钟电路具有更大的灵活性和通用性。以QuartusⅡ软件为设计平台,进行了基于FPGA的数字钟电路的方案设计、程序设计输入、编译和仿真等操作,比较完整地说明了数字钟电路的设计过程、功能和可编程逻辑器件设计的操作流程。     

基于FPGA的数字钟电路设计

数字钟是典型的电子电路的应用,而基于FPGA的数字钟电路具有更大的灵活性和通用性。以QuartusII软件为设计平台,进行了基于FPGA的数字钟电路的方案设计、程序设计输入、编译和仿真等操作,比较完整地说明了数字钟电路的设计过程、功能和可编程逻辑器件设计的操作流程。