TTL中规模集成电路应用方法 译码器的使用方法

译码器是由门电路组合而成的逻辑网络.它可以将二进制代码译成其它进制代码,起到数制变换或组合控制信号的作用. 译码器的种类很多,有些译码器其输出状态反映了输入变量的不同组合所对应的各种不同状态.这类译码器有n个输入,对应2~n个输出状态.主要用于作寄存器地址译码或作指令译码.另一些译码器用于数码转换,把四位二进制数转换成等效的十进制数.这     

通用显示译码器的种类及基本特性

译码集成电路是一种数字逻辑组合器件,其功能是将一种数码变换成另一种数码,译码输出状态是输入变量的各种组合结果,并且输出状态的改变无需依赖时钟脉冲信号的触发。按     

TTL中规模集成电路应用方法

本文介绍TTL中规模系列电路的一般使用方法。此系列产品属四机部优选品种,分计数器,译码器,编码器,寄存器,数据选择器,贮存器,运算部件及接口电路等共八个大类四十几个品种。是计算机,工业控制系统,仪器仪表的关键器件。并可同国内外相应的品种互换。一、TTL中规模电路的构成 (一)时序电路:这一类电路因其输出状态和现有的输入条件有关,也和电路的过去状态有关,具有贮存数码的功能。其输出状态的改变一般由时钟脉冲,及复位置位脉冲控制,因此,这一类电路基本上用触发器和反馈组合电路,控制门电路构成。 (二)组合逻辑电路:这一类电路它的输出状态仅取决于当时的输入条件与相应的控制条件,同电路的过去状态无关,没有贮存数码的功能。这类电路是由     

数字电路中显示译码器设计的分析与研究

针对显示译码器设计时,输入、输出变量难以确定的问题,提出了功能解析和变量关联设计法。显示译码器输出经驱动器使显示器工作,输出变量的多少和状态取决于显示器的种类,输入变量的多少和状态与输出显示结果有关。研究表明,显示译码器输入变量的位数n与输出显示结果的个数N之间满足2n=N或2n-1     

利用专用套片实现多协议语音处理平台

本文介绍一种具有多种协议处理能力的语音处理编译码器。该编译码器可支持ITU-TG711、G722、G7231和G728等建议标准,其中G7231是时下流行的IP电话主流建议标准。同时给出2种多协议语音处理平台的实例。     

多媒体通信中多协议语音编译码器的实现

本文介绍一种具有多种协议处理能力的语音处理编译码器。该编译码器可支持ITU-TG.711、G.722、G.723.1和G.728等建议标准,其中G.723.1是时下流行的IP电话主流建议标准。本文同时给出两种多协议语音处理平台的实例。     

基于DVB-S2标准的可配置并行BCH编/译码器研究与设计

针对DVB-S2标准中BCH码的特殊性,对超长码字下的BCH编/译码器的参数配置方法和并行实现结构进行了深入研究。以第二代数字视频广播标准DVB-S2中BCH码的应用特点为需求,以较小的硬件资源实现了一种21种码字参数可配置的并行BCH编/译码器。设计的BCH编/译码器具有较高的数据吞吐率,能够满足DVB-S2各种应用需求。     

基于FPGA的磁盘编译码器设计

本文针对磁盘数据存储问题,采用FPGA设计了磁盘编译码器。本设计采用状态机进行变长信源字的有效识别;利用缓冲存储器实现变速输入、恒速输出;使用MAX＋PLUSII中的可调参数宏模块LPM_ROM,既充分利用片内资源,又减少编程量。设计完成后进行了综合仿真,结果表明该编译码器可以正常工作。     

循环汉明码编译码器的设计与FPGA实现

分析了循环码的特性,提出一种循环汉明码编译码器的设计方案。编译码器中编码采用除法电路,译码采用梅吉特译码器,易于工程应用。对编译码器在FPGA上进行了实现,通过参数化设置,具有较高的码率,适用于(255,247)及其任意缩短码的循环汉明码,并给出了译码器的仿真和测试结果。结果表明:编译码器运行速率高、译码时延小,在Virtex-5芯片上,最高工作时钟频率大于270 MHz。在码组错误个数确定的系统应用中,可以有效降低误码率,一般可将误码率降低一个量级。实践表明,该设计具有很强的工程实用价值。     

802.11b中卷积码和Viterbi译码的FPGA设计实现

卷积码是一种重要的信道纠错编码方式,其纠错性能通常优于分组码,目前(2,1,6)卷积码已广泛应用于无线通信系统中,Viterbi译码算法能最大限度地发挥卷积码的纠错性能。阐述了802.11b中卷积码的编码及其Viterbi译码方法,给出了编译码器的设计方法,并利用Verilog HDL硬件描述语言完成编译码器的FPGA实现。使用逻辑分析仪,在EP2C5T144C8芯片上完成了编译码器的硬件调试。     

基于FPGA的卷积码译码器设计

针对目前卷积码译码器占用资源较多,最高工作频率较低的缺点,设计了基于FPGA的（2,1,8）卷积码译码器。该译码器采用硬判决维特比译码算法。为有效提高译码器的工作频率,采用寄存器存储路径度量和幸存路径。通过分析译码启动过程中状态转移图上各个状态与其前一状态的关系,找到了硬件实现该过程的一种简单方法。通过分析译码过程中各个状态路径度量值之间的差值的变化规律,找到了采用硬判决维特比译码算法时,存储各个状态路径度量值的寄存器的最小位宽。在Quartus2集成开发平台上用Verilog HDL语言编写了译码器的源代码,并进行了编译、综合、仿真。结果表明所设计的卷积码译码器工作频率高,且输出时延小,占用资源较少。具有一定的实用价值。     

全光CDMA编译码器

主要介绍了几种全光CDMA编译码器，即质数编译码器、梯形网络编译码器和光谱编译码器。着重讨论了它们的原理、特性和应用前景。     

高码率自适应Turbo编译码器的设计与FPGA实现

提出了一种高码率自适应Turbo编译码器的FPGA实现方案。在编码模块中采用特定参数的分组螺旋对称交织器,使编码器能通过删余构造高码率,且能通过相同的结尾比特使两个分量编码器的寄存器状态均归零。在SOVA译码模块中,各状态下路径的累积度量值的并行计算和可靠性值的并行更新使译码速度大大提高。仿真结果表明,该高码率自适应编译码器有良好的误码性能和较高的实用价值。     

CMOS数字集成电路原理与应用（九）

八、译码器数字电路中的信息都是由代码表示的,每个代码都被赋予一个特定的含义。将这些代码翻译和转换成原来编码的含意就是译码。或者说,译码器可以将每个代码译为一个特定的输出信号。CMOS数字电路中的译码集成电路,包括有将二进制或十进制代码译成对应状态的时序译码器及将十进制代码译成显示笔段的显示译码器。下面介绍几种常用的时序译     

编码/译码器

据Data Translation公司宣称,DT2879型视频编码/译码器可提高视频图象和未与编码/译码器安装在一起的帧获取线路之间的联结性和功能度。DT2879是一种独立部件,它可接收NTSC或PAL的输入并将其转换成RS-170红绿蓝或CCIR(50Hz)红绿蓝输出。     

基于FPGA的LDPC码编译码器联合设计

该文通过对低密度校验(LDPC)码的编译码过程进行分析,提出了一种基于FPGA的LDPC码编译码器联合设计方法,该方法使编码器和译码器共用同一校验计算电路和复用相同的RAM存储块,有效减少了硬件资源的消耗量。该方法适合于采用校验矩阵进行编码和译码的情况,不仅适用于全并行的编译码器结构,同时也适用于目前广泛采用的部分并行结构,且能够使用和积、最小和等多种译码算法。采用该方法对两组不同的LDPC码进行部分并行结构的编译码器联合设计,在Xilinx XC4VLX80 FPGA上的实现结果表明,设计得到的编码器和译码器可并行工作,且仅占用略多于单个译码器的硬件资源,提出的设计方法能够在不降低吞吐量的同时有效减少系统对硬件资源的需求。     

低码率常阶增量调制在用户交换机中的应用

一、概述话音数字编码技术不仅可用于数字式市话网,也可用于模拟市话网中的用户交换机和用户集线器。采用PCM方式的数字化用户级所用的单片编译码器(Codec)要依赖于大规模集成电路的工艺水平;而分立元件的单路PCM编译码器的成本和复杂性都是不可接受的。由于用户级允许采用PCM以外的其它方式,故有用PAM(脉幅调制)方式构成用户级的PCM     

基于CPLD的HDB3编译码器

通过对HDB3编译码原理的分析,提出了一种基于可编程逻辑器件EPM7064SLC44和模拟开关4052实现HDB3编译码的方法,给出了硬件设计电路图、软件设计流程和HDB3编译码器的仿真波形.此实现方法具有硬件设计简单、运行速度快、成本低等优点.同时由于CPLD可重复编程的特点,可以对它进行在线修改,便于设备的调试和运行.此编译码器已经过实际测试,运行稳定可靠,可用于实际电路中.     

相对码编译码器的软硬件设计

根据统一安全框本文对相对码进行深入理解,并简要阐述了相对码编译码器的原理。通过C语言编译环境,实现了编译码器的软件设计：基于Quartusll9．0软件平台;对设计的编译码器的硬件电路进行波形仿真。经比较得出：由相对码原理得出的结果、软件设计结果及硬件设计结果三者是一致的,验证了编译码器的软硬件设计的正确性。最后,简要简述了相对码在实际中的应用。     

数字集成电路讲座(2)

<正> 第二讲 门电路 门电路是构成组合逻辑电路的基本逻辑部件,也是时序逻辑电路的重要组成部分。 所谓“组合逻辑电路”是指在这种电路中,任意时刻的输出信号仅取决于该时刻的输入信号,而与信号作用前电路原来所处的状态无关。因此,象各种门电路以及以后将要介绍的编码器、译码器、比较器等都属于组合逻辑电路。 所谓“时序逻辑电路”是指在这种电路中,任一时刻的输出信号不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。这一点,正是时序逻辑电路和组合逻辑电路在逻辑功能上的根本区别。以后我们将要介绍的触发器、计数器、寄存器等,均属于时序逻辑电路。由