K波段波导平面电路FET混频器的设计

本文介绍一种K波段波导平面电路GaAs FET混频器的形式、设计方法和特点。这种电路具有结构简单、新颖、加工调试方便、性能良好等特点。利用国产WC 603型管(本征噪声系数为2.6dB,增益为6dB)所制作的实际混频器的变频增益大于4.3dB,噪声系数小于4dB,可作为卫星地面接收机的低噪声混频器部件。     

介质谐振器稳频的微波自振混频器

介绍了利用介质谐振器稳频,用场效应管(FET)或双极型晶体管制成的微波自振混频器的工作原理、实验电路及测试结果。实验表明,在X波段使用FET混频器变频增益达5.8dB,噪声系数为13.0dB。在C波段使用双极型晶体管,获得变频增益为4.8dB。     

S波段单片低噪声放大器与混频器

南京电子器件研究所最近利用76mmGaAsMMIC工艺线研制出数种单片电路。封面照片为S波段低噪声放大器与混频器单胞及大圆片照片，初步微波性能如下：放大器：增益＞22dB；噪声系数＜1．5dB；输入输出驻波＜1．5混频器：变频增益＞4dB；各端口驻波＜1．5；各端口隔离度＞24dB电源：±5VS波段单片低噪声放大器与混频器     

一种全集成CMOS数字电视调谐器射频前端

设计了一种全集成CMOS数字电视调谐器(DTV tuner)射频前端电路.该电路采用二次变频低中频结构,集成了低噪声放大器、上变频混频器、下变频混频器等模块.芯片采用0.18μm CMOS工艺实现,测试结果表明,在50～860MHz频率范围内,射频前端能够实现很好的输入阻抗匹配,并且总的增益变化范围达到20dB.其中,在最大增益模式下,电压增益为+33dB,单边带噪声系数(SSB NF)为9.6dB,输入参考三阶交调点(ⅡP3)为-11Bm;在最小增益模式下,电压增益为+14dB,单边带噪声系数为28dB,输入参考三阶交调点为+8dBm.射频前端电路面积为1.04mm×0.98mm,工作电压为1.8V,消耗电流为30mA.     

一种全集成CMOS数字电视调谐器射频前端

设计了一种全集成CMOS数字电视调谐器(DTV tuner)射频前端电路.该电路采用二次变频低中频结构,集成了低噪声放大器、上变频混频器、下变频混频器等模块.芯片采用0.18μm CMOS工艺实现,测试结果表明,在50～860MHz频率范围内,射频前端能够实现很好的输入阻抗匹配,并且总的增益变化范围达到20dB.其中,在最大增益模式下,电压增益为 33dB,单边带噪声系数(SSB NF)为9.6dB,输入参考三阶交调点(ⅡP3)为-11Bm;在最小增益模式下,电压增益为 14dB,单边带噪声系数为28dB,输入参考三阶交调点为 8dBm.射频前端电路面积为1.04mm×0.98mm,工作电压为1.8V,消耗电流为30mA.     

一种ISM 2.4GHz的低功耗低中频射频接收机前端

本文描述了一种工作在2.4GHz ISM频段的低功耗、低中频射频接收机前端电路,使用TSMC 0.13um CMOS工艺。整个前端包括一个低噪声放大器以及两次变频下变换混频器。低噪声放大器通过在输入级引入额外的栅-源电容实现了低功耗与低噪声的设计;在下变换混频器设计中,分别使用一个单平衡射频混频器以及两个双平衡低中频混频器实现两次变频下变换技术;射频混频器输入晶体管源极串联电感-电容谐振网络以及低噪声放大器输出级的电感-电容谐振网络总共实现了30dB的镜像抑制率。整个前端占用芯片面积约0.42mm2,在1.2V的供电电压下,仅耗功率4.5mW,实现了4dB的噪声系数,在高增益模式下,获得-22dBm的三阶交调线性度,整个链路电压增益为37dB。     

基于石英基片的二毫米波段二次谐波混频器设计和研制

介绍了一种基于石英基片的2mm波段二次谐波混频器.阐述了谐波混频器的基本原理,建立了混频二极管对结构的高频模型,并用全波分析软件对整个电路进行了仿真优化.实测得到射频信号在116～120GHz范围内,当本振频率为59GHz、功率为7～14dBm时,最低变频损耗为17dB,最高变频损耗为20dB.混频器的P1dB为1dB...     

基于SiGe HBT工艺的GNSS接收机混频器设计

针对目前国内RFIC发展比较滞后的现状,设计了3款应用于GNSS接收机的基于0．5μm SiGe HBT工艺的混频器（Ⅰ、Ⅱ、Ⅲ）,并采用针对混频器的优良指数FOM（figure—of-merit）对这3个混频器进行结构和综合性能比较。3款混频器的供电电压为3-3V,本振LO输入功率为-10dBm,其消耗总电流、转换增益、噪声系数、1dB增益压缩点依次为：Ⅰ）8．7mA,15dB,4．1dB,-17dBm;Ⅱ）8．4mA,10dB,4．6dB,-10dBm;Ⅲ）5．4mA,11dB,4．9dB,-10dBm。而3款混频器的FOM分别为-57．8、-56．6、-54．3,表明混频器Ⅲ的综合性能最佳,混频器Ⅱ次之,最后为混频器Ⅰ。     

毫米波单片有源混频器的研制

采用OMMIC 0.18μm GaAs pHEMT工艺,研制了毫米波单片有源混频器.该混频器选用单栅极单端FET混频结构.在中频输出端设计了低通滤波器,以提高LO-IF、RF-IF的隔离度.芯片的尺寸仅为0.95mm×1.85mm.在射频频率为39GHz、输出中频频率为3GHz时,该混频器的变频增益为0.6dB,LO-IF隔离度大于55dB,RF-IF的隔离度大于30dB.     

一种900MHz CMOS低压高线性度混频器的设计

针对无线通讯设备面向高性能、低成本、低电压、低功耗和小体积的应用,对基本的CMOSGilbert混频器构架加以改进.改进后的混频器在3V下具有高线性度(IIP3=7.4dBm),隔离度较高,提供1 3dB的变频增益,而噪声也在12.5dB以下.     

30GHz单片接收机

已经研制成功30GHz接收机用的几种单片集成电路.低噪声放大器芯片在14dB增益时噪声系数为7.dB,中频放大器在30dB控制范围内,增益为13dB.混频器和移相器变频损耗和插入损耗分别为10.5dB和1.6dB.     

5.8GHz WLAN CMOS双平衡混频器的设计

介绍了基于0．18μm CMOS工艺的802．11a无线局域网（WLAN）有源双平衡混频器的设计方法。该混频器射频（RF），本振（LO）和中频（IF）信号频率分别为5．8GHz，4.6GHz和1．2GHz。仿真结果显示：在1．8V电压下；变频增益为4．27dB，单边带噪声系数为10．73dB，1dB压缩点为-13．18dB，三阶输入截点为-3．04dB，功耗为32．4mW，芯片面积为1．8mm×1mm。     

一种低功耗、高线性、双正交可调谐CMOS上变频混频器

针对便携式无线发射机的应用，给出了一种低功耗、高线性、双正交可调谐上变频混频器，采用双正交结构降低了电路对正交信号产生器失配的灵敏度。通过调节混频器的增益降低了电路对混频器增益失配的灵敏度，从而可以实现较高的镜像信号抑制。给出了该混频器应用于2．4GHz WLAN的电路拓扑，并使用UMC 0．18μm CMOS工艺作了仿真。在1．8V工作电压下，该混频器输出1dB压缩点为3．3dBm，功率转换增益为0．2dB，而功耗只有2．6mW。     

基于肖特基二极管的450 GHz二次谐波混频器

为了在亚毫米波波段进行遥感探测,研制了450GHz的二次谐波混频器.混频器的核心部件是一对反向并联的肖特基二极管,长度为74μm,截止频率高达8THz.在石英基片上搭建悬置微带的匹配电路,并采用一分为二的金属腔体.在二极管的仿真中获得二极管管芯的输入阻抗,然后考虑二极管的封装、匹配电路,仿真得到混频器的单边带变频损耗为8.0dB,所需本振功率为4mW.测试表明,本混频器的单边带变频损耗的最佳值为14.0dB,433~451GHz之间的损耗小于17.0dB,3dB带宽为18GHz,所需的本振功率为5mW.     

BiCMOS工艺的高线性度下变频混频器设计

利用BiCMOS工艺设计了一种高线性度下变频混频器.在此变频混频器的设计中结合了双极型工艺在射频段的高性能以及MOS工艺的高线性度,并利用其对传统的吉尔伯特单元进行了优化.基于JAZZ 0.35μm标准BiCMOS SBC35工艺设计参数对混频器进行了设计和仿真,仿真结果表明该混频器获得了良好的性能指标,转换增益为9.3 dB,输入3阶互调点达到了16 dBm,在5 V单电源下消耗1.9 mA的电流.     

毫米波三端器件漏极混频器的研究

对Ka频段三端器件漏极混频器电路进行了分析和优化设计。由三端器件小信号S参数和直流特性测试值拟合出该器件非线性等效电路模型和参数;采用谐波平衡和变换矩阵分析法推导出漏极混频器变频增益,由此优化设计混频器电路。实验测试结果射频为27.4GHz、本振为33.4GHz/10dBm,获得变频增益为4dB。     

基于肖特基二极管的670 GHz四次谐波混频器设计

常温固态太赫兹谐波混频器是太赫兹系统应用中的关键器件。介绍了一款基于肖特基二极管的670 GHz四次谐波混频器的仿真与设计。在高频结构仿真软件(HFSS)中对准垂直结构肖特基势垒变阻二极管进行三维结构建模,采用基于谐波平衡算法的整体综合仿真方法对混频器进行仿真和优化。结果表明：在功率为10 mW的167 GHz本振信号驱动下,混频器单边带变频损耗在637~697 GHz射频频率范围内小于13.8 dB,3 dB变频损耗带宽为60 GHz;最优单边带变频损耗在679 GHz为10.6 dB。     

基于90nm CMOS工艺的超宽带分布式混频器设计北大核心CSCD

摘要：基于TSMC 90nm CMOS工艺设计了一款18～100GHz的超宽带无源漏极混频器,混频器采用了均匀分布式结构,通过牺牲延迟来获得超宽带带宽。同时,提出了一种栅极电压优化技术,通过优化偏置电压Vcs来最小化CMOS混频器的传输损耗。混频器带宽为18—100GHz,带宽内变频损耗为（4±1）dB,端口隔离度优于15dB,45GHz处1dB压缩点输入功率为4dBm,芯片面积仅为0．36mm^2该混频器在低功耗的环境下具有良好的变频损耗性能,非常适合用在低功耗的通信系统当中。     

应用于数字广播的镜像抑制混频器的设计

在二次变频低中频结构的DRM／DAB数字广播射频极宽频带（148．5kH～1492MHz）接收机中,为了实现良好的镜像抑制性能,第二次变频采用双正交混频器结构。与单正交结构相比较,双正交型混频器具有更优的镜像抑制性能以及更高的成品率。考虑到宽带以及系统输出信号的信噪比,本文中采用了结合多级多相滤波器的双正交下变频有源混频器,在满足镜像抑制要求的的同时提供一定的增益。经理论分析和实际仿真结果表明,该结构的混频器具有良好的镜像抑制性能,镜像抑制比在DRM模式下IIR〉48dB,DAB模式下IIR〉55dB,而且对正交信号幅度和相位的失配不敏感,能够满足数字广播接收机射频前端的所需指标要求。目前整个芯片正在测试中,最终芯片将在Himalaya公司的接收机上进行整机验证。     

一种300 GHz CMOS高增益谐波混频器

基于TSMC 65 nm CMOS工艺,设计了一种工作在300 GHz的高增益、3阶谐波混频器。在谐波混频器中,提出将射频电感与接收天线设计为一体的新思路,不仅避免了二者之间的匹配,还减小了芯片尺寸。该谐波混频器包括片上天线、混频模块、IF放大器等。仿真结果表明,片上环形天线的谐振频率点在300 GHz附近,射频电感在300 GHz附近为21.9 pH,混频模块的转换增益为－5.4 dB,IF放大器的电压增益为23.5 dB,谐波混频器的最大转换增益为14.9 dB。当谐波混频器的转换增益大于0 dB时,输出频率带宽为0.05~12.47 GHz。