首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 62 毫秒
1.
设计了一种应用于10位80 MS/s流水线A/D转换器的可调节多相时钟产生电路.该电路采用一种电流镜结构,通过调节可变电阻的阻值来实现对单位延迟时间的精确控制.芯片采用IBM 0.13μm CMOS工艺实现,电源电压为2.5 V.在各种条件下仿真所得的最大延迟时间偏差为4%,时钟电路功耗为0.68 mW.仿真结果表明,该时钟产生电路适用于高速流水线A/D转换器.  相似文献   

2.
提出一种采用三级流水线型结构的9位100 MSPS折叠式A/D转换器,具体分析了其内部结构。电路使用0.6 μm Bipolar工艺实现, 由5 V/3.3 V双电源供电, 经优化设计后, 实现了9位精度,100 MSPS的转换速度,功耗为650 mW,差分输入范围2.2 V。给出了在Cadence Spectre的仿真结果,讨论了流水线A/D转换器设计的关键问题。  相似文献   

3.
一种高速、高精度跟踪/保持电路的设计   总被引:1,自引:0,他引:1  
设计了一种用于14位80MSPS流水线型模数转换器(ADC)的跟踪/保持(T/H)电路。该电路采用全差分结构、互补双极工艺。采用钳位电路提高跟踪/保持电路的线性度,在保持电容之前增加带宽限制电阻来提高跟踪/保持电路的信噪比。在5V单电源供电情况下,基于Zarlink0.6um互补双极工艺模型,对电路进行了仿真。仿真结果显示,在输入信号为39.9609MHz、80MHz采样频率下,无杂散动态范围(SFDR)为92.81dB、功耗32mW。  相似文献   

4.
王韧  刘敬波  秦玲  陈勇  赵建民 《微电子学》2006,36(5):651-654,658
设计了一种3.3 V 9位50 MS/s CMOS流水线A/D转换器。该A/D转换器电路采用1.5位/级,8级流水线结构。相邻级交替工作,各级产生的数据汇总至数字纠错电路,经数字纠错电路输出9位数字值。仿真结果表明,A/D转换器的输出有效位数(ENOB)为8.712位,信噪比(SNR)为54.624 dB,INL小于1 LSB,DNL小于0.6 LSB,芯片面积0.37 mm2,功耗仅为82 mW。  相似文献   

5.
石红  蒲大勇 《微电子学》2004,34(2):151-154
介绍了一种用于相控阵雷达的低功耗铁氧体驱动器和功率MOS管的电路设计,工作在9V时,其功耗小于18mW。该电路内含D/A转换器、双路比较器、触发器和组合逻辑电路。  相似文献   

6.
提出一种基于运算跨导放大器共享技术的流水线操作A/D转换器体系结构,其优点是可以大幅度降低芯片的功耗和面积.采用这种结构设计了一个10位20MS/s转换速率的全差分流水线操作A/D转换器,并用CSMC 0.6μm工艺实现.测试结果表明,积分非线性为1.95LSB,微分非线性为1.75LSB;在6MHz/s采样频率下,对1.84MHz信号转换的无杂散动态范围为55.8dB;在5V工作电压、20MHz/s采样频率下,功耗为65mW.  相似文献   

7.
在流水线结构的A/D转换电路中,采样保持电路是整个电路的核心模块。同时采样保持电路通常是整个电路中功耗最大的模块,其性能直接决定了整个A/D转换器的性能。文章介绍了一种12位25MS/s采样保持电路。该采样保持电路采用SMIC0.25μm标准数字CMOS工艺进行设计。基于BSIM3V3Spice模型,采用Hspice对整个电路进行仿真。仿真的结果表明,电路在工作于25MS/s、输入信号频率为2.56MHz时,输出信号的SFDR为75.6dB,而整个电路的功耗仅为10.41mW。  相似文献   

8.
为了研究流水线A/D转换器结构和进一步提高转换器的性能,本文A/D转换器采用全差分结构形式,并利用Pspiee对全差分结构流水线A/D转换器基本模块进行了行为建模和仿真。为了验证行为模型的正确性。利用这些基本模型设计了一个1.5位,级10位流水线A/D转换器系统,并进行了仿真,最后给出了模拟结果。  相似文献   

9.
实现了一种8通道14位40MS/s流水线型A/D转换器。采用全差分开关电容结构的采样/保持电路,可以很好地抑制来自衬底的共模噪声,降低各种非线性因素引入的失真;利用"4+4+4×1.5+4"多级流水线结构的核心模数转换器单元,实现了转换器速度、精度、功耗以及版图面积的优化设计;基于电荷泵锁相环产生的1倍频和7倍频两组相位同步时钟信号,分别用于多级流水线采样保持和并行数据的并串转换;通过具有共模反馈的双电流源LVDS驱动器,实现了与外部560MB/s的高频数据接口。该电路采用0.18μm CMOS工艺,在时钟频率为40MHz,模拟输入频率为10MHz的条件下,实现了功耗≤1.2W,信噪比≥71dB,通道隔离度≥80dB。  相似文献   

10.
本文叙述S1240数字程控电话交换机专用的双交换端口(DUSP)的结构与功能。采用D/E型MOS制造技术。电路典型工作频率为4MHz,功耗为750mW,并通过比利时贝尔电话公司质量认证考核。  相似文献   

11.
神经MOS晶体管是一种具有多输入栅加权信号控制和阈值可调控的高功能度的新型器件。以神经MOS晶体管的Pspice宏模型为模拟和验证的工具,讨论了基于这种器件的A/D和D/A转换器的设计思想和方法,证明了他能很大程度地减少晶体管数目,简化电路,对实现高密度集成的ULSI系统的设计和实现有重要意义。  相似文献   

12.
本文从D/A与A/D转换器的基本概念和制造技术着手概述,特别对D/A和A/D转换器的应用之主要选择因素,进行了着重说明。随后,提出了D/A和A/D转换器优化品种的原则意见。  相似文献   

13.
基于网络逻辑隔离概念,利用业务随行、Vxlan、SDN等网络新技术进行网络架构规划。在减少基础建设投资的前提下,通过精准逻辑隔离的方式对某科研院所的办公网、科研网和数据中心网络进行整体架构设计。该方式在不能单独组网(传统物理隔离)的条件下实现了网络终端、服务器、试验装置的访问可控和权限可控,可保障科研院所的整体网络运行在相对安全的环境,同时提高网络性能,降低人力成本,并为“智能化科研院所”建设提供相对完善的网络平台。  相似文献   

14.
本文介绍了一种新型的多址方式—正交频分多址 (OFDMA)。我们在阐述OFDMA基本思想的同时 ,着重分析了其特点并比较了一种实用的OFDM多址技术—OFDM /CDMA与另一种常用的多址方式—DS -CDMA的系统性能。  相似文献   

15.
网络数字视频监控系统的关键技术之一是视频传输.本文针对网络数字视频监控系统中视频传输的特点,对适用于数字视频传输的实时传输协议进行了研究.在对实时传输协议(RTP)和实时传输控制协议(RTCP)规范进行深入研究的基础上,根据网络数字视频监控系统具体应用的要求,设计了一种称之为“SRTP/SRTCP”的实时数据传输协议,并对该协议进行了具体实现.  相似文献   

16.
改进了一种印刷单极U型微带超宽带天线.利用Ansoft公司的高频仿真软件HFSS对影响其辐射性能的关键参数进行了仿真计算,通过优化使其尺寸减少到原来的22%,阻抗带宽也展宽了24%,最后给出了天线的反射损耗曲线和辐射方向图.天线的-10dB反射损耗的频率覆盖范围为2.3~11.2GHz.这种天线不仅适用于短距离超宽带无线通信,而且也适合于无线局域网(WLAN)与蓝牙(BT)通信.  相似文献   

17.
从V/F(电压/频率)转换电路入手,结合可编控制器中高速计数器及频率输出指令的特点,分别研究并设计了一种可以用可编程控制器的开关量输入口和输出口分别实现A/D或D/A转换的接口电路,并研究了相应的程序设计方法。  相似文献   

18.
利用Mo/W/Ti/Au难熔金属作为发射极欧姆接触设计并制作了一种用于功率放大器的新结构AlGaInP/GaAs双异质结双极晶体管(DHBT),分析了与传统AuGeNi作为接触电极的AlGaInP/GaAs DHBT的直流特性差异.研究结果表明,利用难熔金属作为欧姆接触电极的DHBT器件具有较好的高温特性,并进一步分析了其具有良好高温特性的机理.  相似文献   

19.
An embedded system is called a multi-mode embedded system if it performs multiple applications by dynamically reconfiguring the system functionality. Further, the embedded system is called a multi-mode multi-task embedded system if it additionally supports multiple tasks to be executed in a mode. In this paper, we address an important HW/SW partitioning problem, that is, HW/SW partitioning of multi-mode multi-task embedded applications with timing constraints of tasks. The objective of the optimization problem is to find a minimal total system cost of allocation/mapping of processing resources to functional modules in tasks together with a schedule that satisfies the timing constraints. The key success of solving the problem is closely related to the degree of the amount of utilization of the potential parallelism among the executions of modules. However, due to an inherently excessively large search space of the parallelism, and to make the task of schedulability analysis easy, the prior HW/SW partitioning methods have not been able to fully exploit the potential parallel execution of modules. To overcome the limitation, we propose a set of comprehensive HW/SW partitioning techniques which solve the three subproblems of the partitioning problem simultaneously: (1) allocation of processing resources, (2) mapping the processing resources to the modules in tasks, and (3) determining an execution schedule of modules. Specifically, based on a precise measurement on the parallel execution and schedulability of modules, we develop a stepwise refinement partitioning technique for single-mode multi-task applications, which aims to solve the subproblems 1, 2 and 3 effectively in an integrated fashion. The proposed techniques is then extended to solve the HW/SW partitioning problem of multi-mode multi-task applications (i.e., to find a globally optimized allocation/mapping of processing resources with feasible execution schedule of modules). From experiments with a set of real-life applications, it is shown that the proposed techniques are able to reduce the implementation cost by 19.0 and 17.0% for single- and multi-mode multi-task applications over that by the conventional method, respectively.  相似文献   

20.
张行  雷勇 《现代电子技术》2007,30(11):189-191
提出一种开发TI公司DSP片内及片外硬件外设驱动程序的方法。利用CCS应用环境中集成的实时操作系统DSP/BIOS,配置其中的设备驱动模块为IOM(I/O Mini-driver)模式,构建应用程序与硬件外设输入输出的数据接口,将应用程序与硬件驱动程序相对独立。硬件驱动程序以函数库的形式被封装起来,应用程序不关心底层硬件外设的具体操作,通过调用DSP/BIOS相关的标准API实现功能。由此,应用程序的通用性、可移植性大大加强。本文以C5000DSP的McB-SP/DMA及USB驱动程序开发为具体对象,实现其应用。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号