同步异步通信转换的CPLD/FPGA设计

本文在解析串行RS232同步和异步通信协议的基础上,提出了在CPLD/FPGA上实现同步异步转换的方法和其IP 核的具体实现。本设计在XILINX公司的XC95144芯片上进行了硬件仿真和实时运行,可以作为通信模块或协议转换器置入应用系统中。     

基于FPGA的串行通信控制系统的设计

在Altera Cyclone Ⅱ平台上采用"自顶向下"的模块化设计思想及VHDL硬件描述语言,设计了串行通信控制系统。在Quartus II软件上编译、仿真后下载到FPGA芯片EP2C5Q208上,进行在线编程调试,实现了串行通信控制功能。基于FPGA的系统设计调试维护方便、可靠性高,而且设计具有灵活性,可以方便地进行扩展和移植。     

基于FPGA的高速串行通信嵌入式系统的研究与设计

介绍基于IBM PowerPC 405硬核的嵌入式系统的构建,分析基于嵌入IBM Power PC405硬核的Viltex-Ⅱ系列FPGA设并南通信嵌入式系统的系统架构,并实现系统设计,最后下载到Virtex-Ⅱ Pro板上的Prom芯片上。测试结果显示,系统结构紧凑,工作可靠稳定,实现了通信嵌入式系统。在Windows2000环境下,传输速率约4MB／秒。     

基于FPGA的多通道SSI通信控制器设计

采用VHDL硬件描述语言,以Xilinx公司的FPGA为设计平台,设计实现了以开源软核MC8051为核心的控制单元,控制4路SSI协议模块的SoPC架构的通信控制器,并对通信控制器进行了功能仿真与验证.该控制器可灵活进行IP核模块扩展,并可作为外围处理机与TI公司TMS320C6000系列DSP进行互连通信,将慢速串行...     

Windows下三线制串行通信的实现方法

RS-232C串行通信的应用极为广泛，在Windows环境实现令人满意的RS-232C串行通信，尤其是利用三线制进行串行通信，对基于Windows平台开发的应用系统具有极大的应用价值。当将PC机与单片机或具有gy232C标准接口的仪器仪表构成两级分布式监控系统时，仅利用串行口中的RxD、TxD及信号地3根线互连，来实现上下两级的串行通信，无疑是最为简便的方法之一。本文结合笔者的实践分别介绍在Windows3．X和Windows95下实现三线制串行通信的具体方法。文中提供了采用可视化编程软件Delphi编写的示范程序。W～3．X下串行通信的实现方法大家知道…     

串行同步通信的应用

该文给出利用８２５１Ａ实现串地同步通讯设计的方法。     

8274多规程串行控制器在同步通信中的应用

本文介绍了8274多规程串行控制器的内部结构与引脚功能，并给出了它在微型计算机同步通信接口设计中的应用。     

基于FPGA的串口通信设计

串行通信接口是一种主要的通信接口。UART作为RS232协议的控制接口得到了广泛的应用,基于FPGA实现的UART设计可以使系统更加紧凑、稳定。系统结构进行了模块化分解,使之适应自顶向下(TopDown)的设计方法。本文介绍一种基于FPGA的UART控制器的多模块实现方法,使用VHDL语言进行描述,其波特率可以调整,工作状态可读取,控制逻辑直观简单,大幅度提高了设计效率。本文介绍的方法已成功应用在实际项目中。     

基于ISA总线的同步通信控制器

在研究某型航空通信电台的控制协议、分析电台接口关系的基础上．介绍该电台控制特点、编码协议，并根据其控制关系．研制了以仿真总线为核。的控制器，该控制器采用基于ISA总线的硬件电路．产生符合电台控制特性的控制信号。给出控制器硬件电路和原理、软件结构和主要程序流程。     

基于FPGA的UART控制器设计

提供了基于FPGA的UART控制器的实现方案,采用自顶向下的设计方法,将系统分割成若干功能模块,分析了整个UART系统的结构及各个功能模块的原理,并通过相应的软硬件环境进行仿真和测试.     

基于FPGA的串口通信控制器设计

UART串行接口是各类芯片中最常用的异步通信接口,UART作为RS232协议的控制接口得到广泛应用。介绍了一种基于FPGA的固定波特率串口通信控制器的多模块设计方法,采用Altera公司的EP4CE10F17C8N FPGA芯片,用VHDL程序语言编程,经过Model Sim软件仿真,最后将程序烧写到芯片,经过串口助手测试验证。实验结果表明,数据传输快速、准确,可用于低速率异步通信。     

基于FPGA的电子密码锁的研制

介绍在QUATUSII环境下,采用FPGA可编程逻辑器件开发的电子密码锁,并利用状态机(FSM)实现键盘消抖及系统主控模决的行为控制,从实际工程设计角度阐述了系统所有模块及其工作原理、软件设计方法,提出了系统设计注意要点.研制中对主要模块的程序进行了仿真,并对整机系统进行了实测,表明其功能满足设计要求.     

基于FPGA的数字秒表设计与实现

在Quartus II软件平台的基础上,基于VHDL语言及图形输入,采用FPGA设计了一款数字秒表,同时,给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真,并下载到Cyclone系列EP2C5Q208C8器件中进行测试,结果表明,本设计能实现计时显示、启停、复位及计时溢出报警功能。     

基于FPGA的高速A/D转换控制器设计

采用FPGA器件EP1C12Q240C8实现对高速A/D转换芯片ADC08200的实时采样控制,解决了传统方法的速度问题。使用VHDL语言采用自顶向下的设计方法编写出源程序;结合FIFO存储器的设计实现了高速A/D采集转换和转换后的数据存储,并给出了采样存储电路原理图。数据处理可通过与SoPC技术结合实现。     

一种基于FPGA的抢答器设计

介绍一种基FPGA的抢答器设计,给出了顸层电路原理图和主模块的部分VHDL源程序。利用MAX＋PLUSⅡ开发平台完成了编译、仿真,并下载到EPF10K10LC84—4器件中进行测试。该抢答器不仅能实现互锁、自锁和倒计时功能,而且能用声音、数码管准确提示抢答的优先结果和犯规情况,具有广泛的应用前景。     

基于FPGA的数字锁相环设计

介绍了一种应用VHDL语言设计数字锁相环的设计方法,阐明其基本工作原理和设计思想,给出了系统主要模块的设计过程和仿真结果;用可编程逻辑器件FPGA予以实现。该方案提高了DPLL的快速锁定性能,同时保证了锁定精度。     

基于FPGA的视频图像叠加系统的设计与实现

介绍一种基于FPGA的视频叠加系统的硬件设计与软件实现,克服了市面上大多采用的用专用字符叠加芯片设计视频叠加系统的不足,而且系统中叠加到视频图像上的瞄准十字线可以单像素移动,并且可以根据背景灰度值的不同,实时改变自身灰度值以形成反差,更有利于观察瞄准,这是以往视频叠加系统做不到的。作为一种新型的视频叠加技术,它具有灵活性强、体积小、功耗低等特点。     

基于FPGA的视频图像处理器的串行通信设计

提出了一种在FPGA上实现视频图像处理器分系统与系统之间的数据串行通信设计方法,采用UART串行数据传输协议,传输波特率可设置调整,采用视频场同步信号作为发送器发送控制信号,实现视频图像处理的实时性要求。串口采用双口RAM实现与视频图像处理部分的异步通信。设计中大量采用参数化设计,使用灵活、通用性强,可实现FPGA与一般串口通信系统通信。设计程序下载到FPGA芯片中,通信数据完全正确,电路工作稳定、可靠。