基于JTAG的SoC软硬件协同验证平台设计

基于JTAG接口,提出了一种以FPGA为基础的SoC软硬件协同验证平台.在验证平台的硬件基础上,开发了调试验证软件,能够完成SRAM的读写、CF卡的读写、串口的收发、程序的下载、及程序复位等功能.利用验证平台的软硬件完成了SoC的IP模块的调试验证及操作系统μClinux的调试验证.实践表明,该验证平台有益于SoC的设计和调试,降低SoC应用系统的开发成本.     

MSTP芯片的软硬件协同验证平台设计

MSTP是基于SDH/SONET网络的多业务传输平台,是下一代城域网解决方案,目前已经成为数据传输技术的新热点之一。介绍了一种MSTP芯片的软硬件协同验证平台,该平台由作者参与设计完成并应用于MSTP芯片的各部分功能模块验证。该平台的硬件部分包括一块基于大容量FPGA的母板和一块基于单片机的子板;软件部分包括运行于FPGA的MSTP各功能模块测试矢量组,运行于单片机的读写控制程序以及运行于控制计算机的配置、管理、监控程序。该平台具有低成本高效率的特点。到目前为止,已经在该平台上成功验证了MSTP中的大部分功能模块。     

一种32 Bit SoC软硬件协同验证环境的实现

软硬件协同验证是系统芯片设计的重要组成部分。针对基于32 Bit CPU核的某控制系统芯片的具体要求,提出了一种系统芯片软硬件协同验证策略,构建了一个软硬件协同验证环境。该环境利用处理器内核模型支持内核指令集的特性运行功能测试程序,实现SoC软硬件的同步调试,并能够快速定位软硬件的仿真错误点,有效提高了仿真效率。该SoC软硬件协同验证环境完成了设计目的,并对其他系统芯片设计具有一定的参考价值。     

基于SoC设计的软硬件协同验证方法学

文章介绍了软硬件协同验证方法学及其验证流程。在软件方面，采用了一套完整的软件编译调试仿真工具链，它包括处理器的仿真虚拟原型和基本的汇编、链接、调试器；在硬件方面，对软件调试好的应用程序进行RTL仿真、综合，并最终在SoC设计的硬件映像加速器（FPGA）上实现并验证。     

软硬件协同验证中的系统性能评估方法

随着系统集成芯片(SOC)的发展，系统级性能评估在系统的开发中发挥了越来越重要的作用。本文基于两种常用系统软硬件协同验证方法(FPGA和虚拟原型机)抽象结构的一致性，提出了一种新的系统性能评估方法。该性能评估方法通过在系统硬件原型中嵌入虚拟监视设备VMCU，并利用它和操作系统配合获取操作系统和应用程序仿真数据，同时监视硬件的仿真事件，并通过通信链路将数据传递给数据库，由外部工具对数据进行分析、处理，将性能评估的结果可视化。该性能评估方法具有低过载、可移植性强、直观高效、评估结果准确性高的特点，从而有效地促进了系统的开发与优化。     

SOC设计的软硬件协同验证研究

软硬件协同验证是SOC的核心技术.通过分析SOC验证方法与软硬件协同验证技术,提出C与平台相合的协同验证方法.该方法是在系统级用SystemC确定SOC系统的体系框架、存储量大小、接口IO与验证软件算法的可行性、有效性、可靠性.在硬件设计中,利用验证可重用的硬IP和软IP快速建立SOC系统,并把核心IP集成嵌入进SOC系统中.在软件设计中,利用成熟的操作系统与应用系统来仿真验证SOC芯片的功能与性能.该方法应用于一个基于ARM7TDMI的SOC设计,大大缩短了验证时间,提高了验证效率与质量.     

一种基于SystemC的软硬件协同设计方法

随着集成电路工艺的飞速发展,传统的设计方法已不能满足设计高集成度的复杂数字系统的要求。软硬件协同设计成为嵌入式系统设计的新方法。SystemC是一种兼容C++的系统建模语言,它同时支持RTL级、行为级和系统级描述,使其成为软硬件协同设计平台的基础。     

嵌入式系统的软硬件协同设计

协同设计改变了传统的设计反复修改系统方案的缺点，通过综合分析系统软硬件功能，最大限度地挖掘系统软硬件之间的并发性，将软硬件开发结合得更紧密，可以大大提高设计效率，使设计出来的系统工作在最佳工作状态。本文将系统地阐述软硬件协同设计技术。     

基于SOC的USB主设备的软硬件协同验证

本文首先介绍了SOC软硬件协同验证方法及其平台SeamlessCVE的工作原理和流程,进而在此基础上搭建一个高效的USBA-device验证平台,以实现USB高速A-device软硬件的并行设计,并详细介绍了USBA-device的工作原理和验证流程。     

软硬件协同的SOC设计方法

软硬件协同设计是一种正在发展中的设计方法。本文首先分析了它在SOC设计中的必要性，其次给出了软硬件协同设计的基本流程，并探讨了其优点和现存的技术难点。最后给出了设计及验证实例。     

基于虚拟原型机的软/硬件协同验证中高效调试手段的实现

针对基于虚拟原型机的软件/硬件协同验证环境中软件调试困难的缺点,通过在原协同验证环境中增加虚拟监视控制单元(VMCU)、外部工具等部件,实现了高效的调试手段.借助这些调试手段,开发人员可以快速定位并排除错误,从根本上提高了协同验证中调试的效率和准确性.     

RPR中MAC处理单元的FPGA实现

弹性分组环(ResilientPacketRing)桥接芯片是弹性分组环技术在光通信领域得以运用的关键芯片,MAC地址处理是桥接芯片的一个必备的功能。分析了RPR中适用的HASH算法,介绍了MAC处理单元在FPGA中实现方法,并给出了仿真验证结果。     

弹性分组环媒体接入控制专用集成电路设计及其应用

弹性分组环(Resilient Packet Ring:RPR)是一种新的城域网技术。它的媒体接人控制(Media Access Control:MAC)协议正在制定之中,目前还只发布了草案,该技术的研究是一个热点。本文提出了一种RPR MAC专用集成电路(Application Specific Integrated Circuit:ASIC)设计方案,还提出了基于IXP1200网络处理器的RPR MAC客户实体的一种实现方式。在此基础上构建了RPR实验网络,并讨论了在该实验网络上的分组传输方式。     

基于SystemC和Verilog软硬件协同验证

针对当前专用数字集成电路设计中的验证瓶颈,为了在更高的抽象级别对设计对象进行描述和验证,提出一种软硬件协同验证方法.该方法基于SystemC的交易级处理器内核模型和基于Verilog的内核之外的硬件模型.该方法被应用到东南大学研发的微处理器芯片GIV的具体验证中.实验数据表明,由于采用软硬件协同验证模型在芯片生产之前对系统功能、结构设计等进行验证,缩短了开发周期,降低了开发成本,提高了验证可靠性.     

面向城域网的新型弹性分组数据环技术

弹性分组数据环技术集IP的智能化、以太网的经济性和光纤网的高带宽效率和可靠性于一体,为宽带IP城域网运营商提供了一个良好的组网方案。本文介绍了RPR的技术特点、标准化与产业化进展情况,重点讨论了各种RPR提案中已经基本达成共识的关键技术。     

利用网络处理器构建弹性分组环模块

弹性分组环作为解决城域网的问题的一个方案被提出后,迅速成为研究的热点,但专用的RPR芯片还未商品化。提出了一种利用不支持RPR协议的网络处理器借助协议转换器来构建RPR模块的设计方案。协议转换器的主要功能是RPR/Ethernet帧转换和接口转换。文章介绍了RPR模块的结构和功能,并讨论了协议转换器的实现。     

MSTP以太环网功能实现方案选择

目前实现以太环网功能主要有两种方式：基于二层交换方式的以太共享环网和内嵌的弹性分组环(RPR)环网。文章主要研究了这两种方案的技术特点,并通过比较分析给出组网方案建议。     

基于FPGA的ETC通信芯片验证平台的设计

为了降低ETC（Electronic Toll Collection,电子不停车收费）通信芯片的开发成本和周期,设计了一款基于FPGA的ETC通信芯片的验证平台,并分析了ETC通信系统的数据帧格式,系统组成单元,给出了本次设计构建的硬件平台和软件流程.基于该平台的ETC通信芯片LX5811A验证过程说明该平台具有较强的通用性、可重用性和可配置性,缩短了芯片的开发周期.该平台已成功应用于ETC通信系列芯片开发的设计流程中.