基于H.264的Exp-Golomb解码器ASIC设计

本文设计了一种适用于H.264标准的Exp-Golomb硬件解码器,通过在电路设计中采用桶形移位器、首一检测器等关键单元,实现了码长的快速检测和码流的连续处理,单个时钟周期内可解一个句法元素,有效减少了硬件资源的损耗。     

基于H.264解码器的软件优化

为提高应用于移动终端的视频解码器的解码速度,根据DSP-BF533的特点,给出一个新型的优化方案,把解码执行程序分成数据解码和准备、高级解码、DMA 3个软件模块,按照一定的规则并行执行以上3个模块,显著提高图像解码速度.     

H.264视频解码器的ASIC实现及其中的熵解码

H.264标准是具有极高压缩率、较强的抗误码特性、开放的性质的最新国际标准.开展对其相关领域的研究无论是在知识产权方面还是在经济效率方面,都有很重要的意义.其中熵解码部分是很重要,也是很难于解决的部分.本文仅对熵解码中的Exp_golomb（Exponential Golomb）部分做一介绍,并给出一种硬件实现方法.     

高清H.264CABAC解码器的优化设计

针对能够在FPGA 上实现实时解码H.264/AVC 高清晰视频序列码流的目标,本文提出了一种基于上下文的自适应二进制算术编码（CABAC）解码器的硬件设计结构,旨在解决解码过程中并行程度低,以及存储资源消耗大的问题.该设计对解码流程中的存储结构和关键路径进行优化,并采用了硬件加速,从而显著地提高了CABAC 的解码效率并充分利用了存储空间.测试结果表明,该方案能够满足H.264/AVC 高级档次高清视频序列实时解码系统的要求.     

H.264解码器中多码流解码功能的实现

H.264视频压缩标准以其优异的性能在广播、电视及多媒体领域得到越来越广泛的应用。同时,对H.264解码器的性能和功能的要求也随之越来越高。为了节约资源,为了满足数字电视主副画面、多路视频会议和监控设备等应用的需求,本文提出了在基于SoC的H.264解码器中支持多码流解码的设计方案,包括软件、硬件和软硬件协同设计。通过仿真和FPGA验证表明,该设计稳定可靠,满足预期功能要求。     

高清视频监控中心的设计与实现

设计了一整套高清视频监控中心方案,基于高端CPU软件解码和基于微软的DXVA使用GPU进行硬件解码,实现了多场所多摄像机实时监控、录制、语音对讲、云台控制、大屏输出和转发到解码器等功能.测试结果显示,采用DXVA框架后,解码速度和CPU占有率都得到很大的性能提升,能够为视频监控、视频会议、远程医疗、网络教学等提供实时服务.     

H.264实时软件解码器的实现

对H.264测试模型JM8.4进行优化和改进.从分析模型结构入手,对解码流程进行调整.针对函数模块的耗时情况,采用SIMD技术对重要解码函数进行改写,使解码速度提高,在主流的PC机上可以对VGA和cif格式的H.264序列实时解码.     

基于H．264解码器的软件优化

为提高应用于移动终端的视频解码器的解码速度,根据DSP—BF533的特点,给出一个新型的优化方案,把解码执行程序分成数据解码和准备、高级解码、DMA3个软件模块．按照一定的规则并行执行以上3个模块,显著提高图像解码速度。     

H.264视频解码的软件优化

介绍了H.264视频解码原理,分析了基于Blackfin533的H.264解码的硬件平台和软件设计流程,重点讨论了C代码优化和汇编优化,最后对去方块滤波算法进行了具体优化,可缩短近10%的解码时间.     

H.264高清解码器帧率控制显示系统的SOC实现

H.264视频压缩技术是压缩比很高的技术,且在同等压缩比下有较高的质量,H.264解码器的应用也越来越广泛,而显示控制系统在H.264解码器中是一个关键单元,本文讨论在H.264解码器中通过应用程序设定帧率,从而控制解码器解码速度的显示控制系统。     

基于CUDA的H.264去方块滤波的设计与实现

详细分析了统一计算设备架构(CUDA)的编程模型,从并行计算角度对H.264视频编解码中的去方块滤波进行研究和优化,提出了基于CUDA加速的去方块滤波并行处理方法.通过对高清测试序列的实验表明,利用GPU并行处理能力能够明显提高视频编解码速度,并有效降低CPU资源占用率.     

H.264中一种基于矩阵分解的变换算法及硬件实现

H.264是新一代的视频编码标准，具有优秀的压缩性能。其获得优越性能的代价是运算复杂度的大幅增加，因此在实际应用上存在困难。使用专门的硬件设备是解决这个问题的方法之一。H．264标准中的整数变换运算适合使用硬件实现。首先对H，264标准中的整数变换运算进行介绍，针对H．264中的变换运算提出一种基于矩阵分解的快速并行算法。分析了该算法的结构，表明是符合H.264标准的一种快速算法。并对变换算法的硬件寡现进行了分析，表明这种硬件算法结构适合在实时编解码中应用。     

H.264解码在ADDSP-BF533上的实现和优化

首先介绍了H.264解码器结构和解码实现流程;然后重点阐述了H.264解码器在ADDSP-BF533上的实现和优化策略.实验结果表明,H.264解码器的实现方法和优化策略较为有效,能够满足DSP实时解码的需求.     

H．264硬件解码器的纠错功能实现

H．264视频压缩标准是目前广播、电视及多媒体领域的研究热点。本文主要研究如何提高解码器的适应性。使之能顺利解码加入随机噪音的H．264视频源编码的码流,它的实现包括硬件设计和软件设计两部分。     

H.264基本流分析仪的设计与实现

在H.264产品研制和运营过程中,需要标准符合性测试工具来验证H.264编码器生成的码流是否符合H.264标准.详细介绍了H.264基本流分析仪的功能、设计和实现方法,并给出了实验结果.     

一种基于H.264的视频转码方案

本文提出了一种基于H.264降低图像尺寸转码中的宏块类型快速选择方案.文中以原始图像中对应四个宏块的非零系数总个数为准则选择宏块类型,首次提出以指数模型来描述阈值和重新量化参数的关系(Th-Q_r模型),并将其线性化为一元线性回归模型,进一步使用最小二乘法来估计模型中的参数.帧内模式选择中,Th-Q_r模型是用来区分I4×4和I16×16宏块;帧间模式选择中,Th-Q_r模型区分出当前宏块所处区域的运动性质,进而简化候选宏块类型个数.实验结果表明,与全搜索法相比,在保证压缩性能损失不大的情况下,本文提出的帧内模式选择方法的速度能提高4到5倍,帧间模式选择方法的速度能提高约35倍.     

基于DM642的H.264视频编解码器的实现

简要介绍了TI的定点多媒体处理芯片TMS320DM642的特点及H.264编解码器实现的硬件系统结构。说明了系统软件任务流程和工作原理,并重点阐述了在基于DM642平台上的H.264视频编解码器的实现和优化。实验结果表明,优化后可以实现CIF格式图像的实时处理,并能保持较高的图像质量和压缩效率。     

基于DSP平台的H.264编码器的优化与实现

针对H.264编码器的复杂度很高和基于DSP平台的H.264编码器的实时处理实现难度很大的问题,该文首先介绍了H.264标准基本档次的编码结构,对影响编码速度的原因进行了深入的分析。然后针对TMS320DM642芯片的特点,提出一些优化实现方案,最终在DSP平台上实时实现了H.264基本档次编码器。测试结果表明,经过优化,H.264编码器的处理速度有了很大的提高,对于CIF格式的视频序列能够满足视频编码的实时处理要求。     

基于H．264的嵌入式网络监控系统

嵌入式网络视频监控系统是一种以嵌入式技术、视频压缩编码技术和网络传输控制技术为核心的新型视频监控系统,它在稳定性、实时性、处理速度、功能、价格、扩展性等方面与传统的视频监控系统相比有着突出的优势。本文设计了一种以S3C2410微处理器和嵌入式Linux操作系统为核心的先进视频监控系统设备。     

基于H.264的一种混合运动搜索算法

为减少H.264中运动估计的时间,提出一种混合运动搜索算法,采用矩形窗口、大菱形窗口以及小六边形窗口。首先使用矩形窗口进行初步搜索;若最佳匹配点位于中心,则使用小六边形窗口进行最终搜索,否则以上一步最佳匹配点为中心构造一个大菱形窗口进行进一步搜索;若最佳匹配点位于中心,则以此中心点构造一个小六边形窗口进行最终搜索,否则重复这一步。实验结果表明,该算法在保持较好的编码质量的同时,可以有效减少平均运动搜索点数,提高编码效率。