一种H.264高清编码器的实现

介绍了一种H.264高清编码器的方案,描述了系统实现框图、主要芯片的特性,以及控制选单的主要功能.该产品可广泛应用于数字视频广播和IPTV系统.     

HDMI接口及其在H.264高清视频编码系统中的应用

简要介绍了HDMI接口工作原理和HDCP规范,详细分析了HDMI接收芯片的功能结构和工作特性,并给出了HDMI接口电路在H.264高清视频实时编码系统中的设计方法,设计的内容包括硬件电路和控制软件。该设计能够对未经压缩的高清视频信号进行采集和转换,输出符合编码芯片要求的视频格式。     

一种基于H.264的高清广告插播解决方案

本文基于H.264高清编码,设计了基于SCET30/35协议的广告插播系统.该系统完美地实现了广告插播以及信号实时监看功能,系统设计遵循广电通用标准,具有较好的稳定性、兼容性以及可扩展性.本系统的设计与实现为数字电视运营商提供了一个基于H.264的高清广告插播成功案例.     

一种基于H.264标准的台标字幕系统实现

本文给出了一种基于H．264标准的台标字幕系统的实现。它通过判断加载台标字幕区域宏块的运动和类型信息,对宏块进行分类处理。与加载台标字幕区域关联的宏块进行重新编码,非关联的宏块不作处理。实验结果表明,该系统能够保证加载台标字幕后图的质量,并能最大限度的降低运算复杂度。     

基于H.264依托4G网络实现高清视频通信

4G网络的大规模建设使4G应用逐步普及,用户可享受以往不同的高速、宽带网络服务。文章主要讨论基于H.264技术和4G高速网络实现高清视频通信的可行性,研究了终端侧进行视频编解码的标准选择和算法优化等内容,希望高清视频通信能够早日走入我们的生活。     

基于H.264依托4G网络实现高清视频通信

4G网络的大规模建设使4G应用逐步普及,用户可享受不同以往的高速、宽带网络服务。文章主要讨论基于H.264技术和4G高速网络实现高清视频通信的可行性,研究了终端侧进行视频编解码的标准选择和算法优化等内容,希望高清视频通信能够早日走入我们的生活。     

一种针对H.264的快速编码模式选择算法

在H.264编码算法中,为了给图像的各个区域选择合适的编码模式,需要对所有可能的模式分别进行计算,这使编码模式选择过程异常复杂.针对此问题,本文提出了一种快速的编码模式选择算法,该算法利用时间和空间相关性预先对图像各区域可能采用的编码模式进行判定,从而使模式选择的过程大大简化.实验结果表明:在编码器的信息率—失真性能没有明显下降的前提下,该算法最多可以使编码速度提高20%以上.     

基于双DSP的实时高清H.264视频编码器实现

针对H.264标准的高清视频编码在实现时对硬件有较高要求,提出了一种使用双DSP处理的方案.针对双DSP执行时的并行性、协调性及通信的问题进行了详细讨论,提出了相应的解决方法.DSP芯片选用TI的TMS320C6455,双DSP间的数据通信采用串行RapidIO(SRIO)接口.实验结果表明,该方案对高清720p的处理时间在40 ms以内,满足了对高清视频的实时处理要求.     

H.264/AVC视频编码新技术

H.2 64/ AVC是国际电联 ITU -T的视频编码专家组 VCEG和国际标准化组织 ISO/ IEC的活动图像专家组 MPEG联合制定的视频编码新标准 ,其目的是为了获得更好的图像压缩效果和更好地适应不同的网络环境。本文从编码效率和网络适应性方面讨论了 H.2 64/ AVC中所采用的新技术。     

LG将OptimoDE技术用于H.264高清电视

LG电子公司已获得ARM OptimoDE嵌入式信号处理技术的授权，并率先将基运用于被公司的H.264高清晰数字电视(HDTV)产品。这一技术不仅可以满足HDTV帧频与帧幅所需的处理性能，还保持了再编程能力，以符合多种视频解码标准的要求。OptimoDE数据引擎可提供惊人的再编程处理能力，同时支持多种标准，可用C或C 编程。     

H.264视频编码器的VLSI实现

介绍了几种H．264硬件编码器及其特点,设计了支持1080i视频格式的H．264编码器,简介了运动估计、运动补偿等模块的设计要点,进行了VLSI实现。经FPGA验证与分析,整体设计占用逻辑资源较少,功耗约为850mW。     

基于达芬奇技术的H.264视频编码器的实现

介绍了H．264视频编码标准和达芬奇技术内部的编解码引擎（CodecEngine）框架,描述了如何利用CodecEngine来实现H．264编码器的方法。     

H.264编码器典型方案分析及应用研究

对H.264编码器在不同平台的典型实现进行了介绍,对其多种优化方式和软件、硬件设计进行分析.总结了基于模型的编码器开发过程,并结合正在开发的H.264编码系统,研究了参考模型代码转换和复杂度高的模块的算法优化.     

基于Intel指令集的H.264编码器优化

首先简要介绍Intel指令集的主要特点,接着重点阐述利用Intel指令集对自行设计开发的H.264编码器进行优化的方法,主要优化模块包括SAD(Sum of Absolute Difference)、整数变换及反变换、SATD(Sum of Absolute Transformed Difference)、亚像素内插等,实验表明,该方法可以较大程度提高编码器编码速度,当QP=24时,对3种不同类型CIF序列的编码帧率平均提高46.67%.     

基于H.264的码率控制算法研究与改进

码率控制作为H.264中的关键技术,在参考软件Joint Model(JM)中已给出其算法.由于JM算法采用线性模型预测MAD,运算量较大且存在一定的误差,为此提出了新的加权预测模型,同时在原算法基础上增加了宏块层码率控制策略.仿真结果显示,采用改进算法的H.264编码器在取得更低比特率的同时还有效提高了PSNR.     

基于Linphone的海思H.264硬件编码器移植

为了缩短H.264编码时间、提高H.264编码效率,提出基于Android Linphone的Hi3716MV400 H.264硬件编码器移植.对硬件编码器的移植方法进行详细说明,包括搭建Linphone开发环境、添加Hi3716MV400 H.264硬件编码库、编写H.264硬件编码函数.经程序测试,移植了海思H.264硬件编码器的Linphone能够在Hi3716MV400机顶盒进行正常的视频通信,并且减少CPU资源占用,降低Linphone视频通话死机频率.     

基于PowerPC的H.264编码器中断处理程序解析

通过详细分析PowerPC中断的实现方法,基于PowerPC的H.264编码器,设计实现了中断处理过程,并对相关程序以及中断实现原理做详细分析,有效的解决了需要大量处理中断程序的实现方法.     

基于TMS320C6416芯片的H.264编码器设计和实现

描述了基于TMS320C6416 DSP平台的H.264编码器的设计和实时实现.在提出该编码器实时实现中的关键问题之后,介绍了该编码器的硬件平台和所采用的多种代码移植和优化方法.试验结果表明:该编码器在保持很高的图像质量和压缩效率的同时极大地提高了运行速度,可以应用于实时应用场合.     

基于DSP平台H．264编码器的实现与优化

相对于以前其他的标准,H.264标准在分层编码、帧内/帧间预测编码、多帧参考、预测精度等技术方面做了巨大的改进。因此,在TMS320DM642平台上实现H.264基档次编码器的移植与优化显得格外实用和必要。基于对DSP平台的结构特性和H.264的计算复杂度分析,主要从以下3个方面对H.264编码器进行了优化:核心算法、数据传输和存储器/Cache使用。实验结果表明,对于CIF格式的视频序列,最优化后的H.264编码器能够达到每秒高于24帧的编码速度,满足了视频处理对于实时性的要求。