共查询到18条相似文献,搜索用时 46 毫秒
1.
针对笔者自主研制的LS-RISC微处理器,讨论了其指令级功耗模型的开发.为了降低指令间效应对功耗分析带来的复杂度,按照指令执行时经过的功能部件,对指令进行重新分类,使得分析的复杂度由O(n2)减小到了O(n).功耗模型的成功开发,为低功耗编译和软件功耗优化奠定了基础. 相似文献
2.
为了分析密码处理器软件的功耗,提高软件的抗能量攻击能力,提出了基于指令的处理器功耗建模仿真方法;详细阐述了模型建立、指令功耗求解算法以及指令功耗采集平台建立方法;在此基础上对一款密码专用处理器的AES加密算法软件功耗进行了仿真,对仿真结果和实际测量结果进行了比较分析,结果表明这种处理器功耗建模方法是有效的。 相似文献
3.
按照可重配置处理器的体系结构建立并实现功耗模型;模型对处理器的电路级特性进行抽象,基于体系结构级属性和工艺参数进行静态峰值功耗估算,基于性能模拟器进行动态功耗统计,并实现三种条件时钟下的门控技术;可重配置处理器与超标量通用微处理器相比,在性能方面获得的平均加速比为3.59,而在功耗方面的平均增长率仅为1.48;通过实验还说明采用简单的CC1门控技术能有效地降低可重配置系统的功耗和硬件复杂度;该模型为可重配置处理器低功耗设计和编译器级低功耗优化研究奠定了基础。 相似文献
4.
随着硬件功能的不断丰富和软件开发环境的逐渐成熟,GPU开始被应用于通用计算领域,协助CPU加速程序运行。为了追求高性能,GPU往往包含成百上千个核心运算单元,高密度的计算资源使得其性能远高于CPU的同时功耗也高于CPU,功耗问题已经成为制约GPU发展的重要问题之一。在深入研究Fermi GPU架构的基础上,提出一种高精度的体系结构级功耗模型,该模型首先计算不同native指令及每次访问存储器消耗的功耗;然后根据应用在硬件上的执行指令和采样工具获得采样结果,分析预测其功耗;最后通过13个基准测试应用对实际测试与功耗模型测试结果进行对比分析,该模型的预测精度可达90%左右。 相似文献
5.
基于Itanium2微处理器体系结构提出单时钟和多时钟域两种基准模型;对处理器的电路级特性进行微体系结构级抽象,建立了参数化的峰值功耗估算模型;提出事件调度算法,实现了多时钟域处理器系统的行为级模拟;以IMPACT工具集作为模拟引擎实现了处理器的动态功耗模拟模型.与其它同类模型Wattch相比,该模型能够支持多时钟系统的模拟,峰值功耗估算精度高了约3%,而模拟速度提高了42%.通过实验说明了多时钟域的功耗特性,在一种多电压和频率环境下,多时钟域处理器的功耗和能量分别降低了21%和38%.该模型可以很好地应用到体系结构级低功耗研究设计. 相似文献
6.
基于字级统计的功耗宏模型 总被引:1,自引:0,他引:1
文中提出的功耗宏模型建立在字级信号统计的基础上,可用于各种音/视频信号处理芯片的功耗估计,与比特级统计的拟合模型相比,具有更好的健装性,能在很大的信号变化范围内保持令人满意的计算精度;与门级模拟结果相比较,本模型的计算时间下降了2-3个数量级,而相对误差不超过20%,此外,这个模型可以区别不同的数字表示,给出低功耗的编码的优化效果。 相似文献
7.
针对编译器系统设计和编译中的低功耗优化,基于可重定向编译器,实现在编译器后端对VLIW指令总线进行功耗优化的策略.通过对编译生成的二进制目标码进行横向再调度来减少指令总线上的高低电位切换次数,达到降低系统功耗的目的.对编译后端的软件流水和超块调度两种性能优化策略进行对比实验,表明其优化效果在30%以上,并且代码的指令级并行性(Instruction Level Parallelism,ILP)与优化效果存在明显的相关性.最后,通过ILP对该策略提出改进,以指令级并行信息指导功耗优化,在功耗优化效果损失不大的前提下,可节省多达20%的算法开销. 相似文献
8.
9.
选用指令级能耗评估模型,提出和验证了一种基于指令聚类与指令调度的功耗优化方案.该方案采用深度优先算法搜索局部最优解,挑选出能耗较小的一种指令序列.又兼顾测试工作量与精确度,将能耗相似的指令归入同类,有效降低了获取相邻指令切换能耗参数的工作量过大这一问题.通过分析基于SimpleSealar/Wattch模拟器的实验结果,指出仅用指令调度技术进行指令级功耗优化,其效果有限,为了提高优化效率,必须进行更高级别的功耗评估与优化. 相似文献
10.
RISC体系结构常采用流水结构来提高机器的执行速度.然而,指令互锁现象的频繁出现严重影响了机器的执行效率.本文给出了一个流水结构机器上的基于机器描述表格化及参量化的指令调度算法。并利用该指令调度器作为工具,对多种解决指令互锁方案效果进行分析.最后,给出了一种兼顾硬件可行性与软件有效性的解决指令互锁的高性能方案。该算法的复杂度为O(n~2)。 相似文献
11.
The registers constraints are usually taken into account during the scheduling pass of an acyclic data dependence graph (DAG): any schedule of the instructions inside a basic block must bound the register requirement under a certain limit. In this work, we show how to handle the register pressure before the instruction scheduling of a DAG. We mathematically study an approach which consists in managing the exact upper-bound of the register need for all the valid schedules of a considered DAG, independently of the functional unit constraints. We call this computed limit the register saturation (RS) of the DAG. Its aim is to detect possible obsolete register constraints, i.e., when RS does not exceed the number of available registers. If it does, we add some serial edges to the original DAG such that the worst register need does not exceed the number of available registers. We propose an appropriate mathematical formalism for this problem. Our generic processor model takes into account superscalar, VLIW and EPIC/IA64 architectures. Our deeper analysis of the problem and our formal methods enable us to provide nearly optimal heuristics and strategies for register optimization in the face of ILP. 相似文献
12.
基于结构级的低功耗设计方法 总被引:1,自引:0,他引:1
随着移动设备需求量的不断增大和芯片工作速度的不断提高,芯片的功耗已经成为电路设计者必须考虑的问题,对于芯片整体性能的评估已经由原来的面积和速度的权衡变成面积、时序、可测性和功耗的综合考虑,并且功耗所占的权重会越来越大.文中主要讲述通过不同方法在进行结构设计时如何实现低功耗设计,比如采用并行结、流水结构、优化编码风格等等。 相似文献
13.
指令调度通过调整指令之间的顺序来提高指令级并行度(ILP)。然而基本块通常很小,因而潜在的ILP也很小。随着芯片设计技术的发展,现代的处理机所包含的资源却越来越丰富。指令调度只有跨越基本块的边界(即全局指令调度)才能够充分发挥处理机潜在的和程序中固有的ILP。全局指令调度可划分为有环和无环两种。该文介绍了无环全局指令调度的几种影响力较大的算法。同时还简单介绍了有关全局指令调度的新的热点。 相似文献
14.
一种VLSI高层综合低功耗设计方案及实现 总被引:2,自引:0,他引:2
提出VLSI高层综合设计方案,该方案基于多电压在时间及资源约束条件下,综合考虑了调度及互连,从调度互连两个角度达到低功耗的目的.该方案提出了基于Gain大小搜索的调度,将功耗增益、灵活度和行为执行密度因素作为折中函数,考虑操作的属性更加全面.在互连中基于分布式的RS互连模型得出互连单元在执行时段里的动态功耗,同时考虑单根总线上的翻转和邻线的耦合.该方案在CDFG工具包中实现并证明了它的有效性. 相似文献
15.
系统级CMOS电路的低功耗设计 总被引:4,自引:0,他引:4
随着集成电路规模的增大和工作频率的提高,功耗已经成为面积和性能之外的主要设计目标。低功耗设计可以在不同的设计层次进行考虑,早期的设计确定了系统的构架,对功耗的影响最大,因此本文重点探讨了RTL级和系统级的低功耗设计,具体的途径有:实行有效的功耗管理;采用并行处理和流水线结构;采用分布式的数据处理结构以及用专用电路代替可编程处理器。 相似文献
16.
为了有效地进行算法行为描述到寄存器传输级结构描述的转换,提出一种同时考虑功能单元功耗、互连功耗和电压转换功耗的模型和基于网络流的低功耗设计方法.首先对给定的数据流图进行单电压高层次综合,然后对单电压综合结果迭代地进行多电压调整;提取每次迭代时需要调整的网络流子图,对该子图运行最小费用最大流增量算法.该方法充分利用前面迭代中得到的优化解,避免了对整个网络流的重复计算.实验结果表明,文中方法在互连功耗、电压转换功耗和总功耗等方面均有较大优化. 相似文献
17.
Nikolaos KroupisAuthor Vitae Dimitrios SoudrisAuthor Vitae 《Microprocessors and Microsystems》2011,35(3):329-342
In the low power embedded systems design, it is important to analyze and optimize both the hardware and the software components of the system. The power consumption evaluation of the embedded systems is very slow procedure using the instruction-level power models into the simulator. Moreover, a huge number of simulations are needed to explore the power consumption in the instruction memory hierarchy to find the best cache parameters of each hierarchy’s level. In this paper we present a methodology which is aiming to estimate the system power consumption in short time, without simulation. The proposed methodology is based on the fast instruction analysis using instruction level power models, cache memory and memory power models. Based on the proposed methodology a software tool was developed named FILESPPA in order to automate the methodology’s steps for the MIPS processor architectures. The experimental results show the efficiency of the proposed methodology and tool in term of estimation accuracy, reducing the system power estimation time of the simulation technique. 相似文献
18.
针对目前微处理器面对通用性、高性能、功耗效率的矛盾,我们提出了可配置流处理器的解决方案。本文重点研究了可配置流处理器中核心级指令设计及相关的编译技术,其核心设计思想是根据应用的计算特征设计流处理器中的核心级指令集,从而降低指令集硬件资源的需求。 相似文献