共查询到20条相似文献,搜索用时 27 毫秒
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
Huibert Verhoeven 《世界电子元器件》2007,(9):59-60
在共模信号发挥重要作用的现实视频传输应用中,运算放大器的应用极其广泛。其中一个应用就是CAT-5电缆使用的差分视频发射机一接收机。在处理差分信号时,从非理想的共模信号(如噪声、嗡嗡声或直流偏移电压)中提取微弱的信号始终非常重要。即使运算放大器具有一定的共模抑制功能,但仍有某些共模(VCM)信号在单位增益时传输至输出端。[第一段] 相似文献
13.
一、三极管的信号传输如图1所示是共发射极放大器输入信号回路和输出信号回路示意图,当三极管有基极电流后便有了集电极电流和发射极电流.从图中可以看出,共发射极放大器中,三极管三个电极中输入回路和输出回路共用了发射极,共发射极放大器名称由此而来.正是由于有了基极电流,同时有了集电极和发射极电流,这说明加到三极管基极回路的信号... 相似文献
14.
一、实用调谐放大器电路分析方法调谐放大器广泛应用于收音机、电视机等电路中,它们中的高频放大器、中频放大器是调谐放大器.虽然收音机、电视机中的高频放大器、中频放大器其信号频率不同,但是其调谐放大的目的和工作原理十分相似.如图1所示是采用LC并联谐振电路构成的选频放大器.初次分析一种电路时先了解电路组成,电路中的VT1管构... 相似文献
15.
<正> (2)中频放大电路该电路主要由IC101(DBL1018)集成电路为主构成。该IC 各引脚功能及检测数据如表2所列。中频信号由 DBL1018的1、2脚输入至 IC 内电路中的差分电路。然后,一部分经6级差分放大器放大后送至正交限幅器。限幅器输出的一部分输送给正交检波(鉴频)器;另一部分则从 DBL1018是9脚输出,经由9、11、13脚外接 T101、R113等组成的带通滤波器相移90°后又从11脚送回 IC 内的正交检波(鉴频)器。这样,正交检波器中的差分乘法两路输入的信号相差90°,相乘后送入音频静噪及放大电路放大,放大后的信号从8脚输出,通过 C116去抑噪电路。当正交检波器输入的两路信号不满 相似文献
16.
James Karki 《国外电子元器件》2008,(1):73-76
5 应用电路 研究典型应用时,假设放大器的工作频率满足a(f)>>1,并且假设采用对称反馈,即β1=β2=Rg/Rg Rf. 5.1 输入电源端接 双端接通常用于高速系统,以降低输电线路反射并改进信号的完整性.双端接情况下,源端输出阻抗和终端端接与传输线阻抗匹配.源端输出阻抗值一般为50 Ω、75 Ω、100 Ω和600 Ω.采用差分输入源时,端接置于线路两端.采用单端输入源时,端接置于传输线和地之间. 相似文献
17.
一、问答题1、何谓集成运算放大器?它的内部电路有何特点?2、画出集成运算放大器的电路符号及其电压传输特性曲线,并作适当解释.3、集成运算放大器片内电路主要由几大部分组成?画出它的组成框图.4、集成运算放大器内部的输入级电路一般采用什么电路?它有何特点?5、集成运算放大器内部的输出级电路一般采用什么电路?它有何特点?6、... 相似文献
18.
前几讲讲述了ADC12、TA、串口等片内外围设备的情况,再加上一个新的模块运算放大器,这一讲将它们进行综合应用,设计一个简易存储示波器。此设计的目标如下: 相似文献
19.
新一代微处理器要求供电电源的输出电压低至1-2V,输出电流达50-100A,并且电流转换速率高。需要高效率、快速响应、高密度的低电压输出稳压电源模块(VRM)。为提高 VRM 的效率,输入电压为12V 的 VRM,广泛应用了同步整流 buck 变换器。多通道交错并联拓朴的电感小,可改进 VRM 的瞬态响应。输入电压为48V 的 VRM,应用有隔离变压器的电路拓朴,如有源钳位正激变换器、半桥变换器等。 相似文献
20.
A low power high gain gain-controlled LNA + mixer for GNSS receivers is reported. The high gain LNA is realized with a current source load. Its gain-controlled ability is achieved using a programmable bias circuit. Taking advantage of the high gain LNA, a high noise figure passive mixer is adopted. With the passive mixer, low power consumption and high voltage gain of the LNA + mixer are achieved. To fully investigate the performance of this circuit, comparisons between a conventional LNA + mixer, a previous low power LNA + mixer, and the proposed LNA + mixer are presented. The circuit is implemented in 0.18 #m mixed-signal CMOS technology. A 3.8 dB noise figure, an overall 45 dB converge gain and a 10 dB controlled gain range of the two stages are measured. The chip occupies 0.24 mm2 and consumes 2 mA current under 1.8 V supply. 相似文献