共查询到20条相似文献,搜索用时 109 毫秒
1.
将虚拟仪器技术同FPGA技术结合,设计了一个频率可控的DDS任意波形信号发生器。在阐述直接数字频率合成技术的工作原理、电路构成的基础上,分别介绍了上位机虚拟仪器监控面板的功能和结构,以及实现DDS功能的下位机FPGA器件各模块化电路的作用。经过设计和电路测试,输出波形达到了技术要求,工作稳定可靠。 相似文献
2.
为了对直接数字频率合成技术进行直观的研究,同时满足对信号源可配置性及灵活操作的目的,采用了基于嵌入式系统与FPGA为从机,以PC机作为虚拟仪器操作界面的方法设计了直接数字频率合成信号发生器,系统以FPGA实现DDS及控制逻辑,接收上位机数据并根据数据生成数字波形,最后经输出处理转换为所需的模拟波形。对FPGA模块进行了仿真,仿真结果表明了设计满足性能指标及操作要求。 相似文献
3.
目前实现DDS函数信号发生器的方式有MCU+DDS芯片方案、DSP+DDS芯片方案、MCU+FPGA方案、RAM+FPGA方案和SOPC方案。本文采用SOPC方案实现DDS函数信号发生器。 相似文献
4.
介绍了以FPGA为核心器件,采用Verilog HDL作为硬件描述语言的移相信号发生器的设计。该移相信号发生器以DDS模型作为基本原理,利用FPGA的嵌入式存储器块作为波形数据的存储单元,最终通过D/A转换单元可输出正弦波、三角波、方波等任意波形的同频率原始参考信号和移相信号两路波形,除D/A转换器及相关电路外,所有功能电路模块均集中在一片FPGA中实现。与传统移相信号发生器相比,该设计的频率分辨度高、信号频谱良好、易于实现且成本低廉。 相似文献
5.
给出了一种基于FPGA的TH-UWB窄脉冲信号发生器的实现方法.信号采用脉冲位置调制,调制后的信号利用FPGA片内逻辑门的延时特性,编写延时程序产生携带调制信息的窄脉冲.在Altera DE2开发平台下实现了全数字化的TH-UWB信号发生器.该发生器系统的信号调制、窄脉冲产生都在FPGA芯片内部进行,与传统模拟发生器相比,可以使整个发生器成本显著降低,易于实现,工作稳定,结构简单且便于系统调试和更改.时序仿真和硬件实测数据表明,所得信号能达到TH-UWB纳秒量级窄脉冲的各项要求. 相似文献
6.
首先介绍了采用直接数字频率合成(DDS)技术的正弦信号发生器的基本原理和采用FPGA实现DDS信号发生器的基本方法,然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点,其中重点分析了幅度量化杂散产生的误差及其原因,最后针对DDS原理上存在的幅度量化杂散,利用FPGA时钟频率可调的特点,重点提出了基于FPGA实现的DDS正弦信号发生器的两种改进方法,经过MATLAB仿真验证,改进方法较好的抑制了幅度量化杂散,减小了误差。 相似文献
7.
基于LabVIEW电子信息类实验教学系统的设计与实现 总被引:6,自引:1,他引:5
采用模块化的设计思想,描述了基于LabVIEW开发平台设计虚拟实验教学系统的过程,给出了虚拟示波器、虚拟函数发生器、虚拟数字滤波器、虑拟积分器和微分器等实验教学用虚拟仪器的实现。这些虚拟仪器组成的系统,可用于电路基础、电子技术基础、信号与系统、自动控制理论等电子信息类课程的实验教学。 相似文献
8.
9.
分析了DDS技术的基本原理和基本结构,介绍了一种基于FPGA的DDS信号发生器设计方法。以FPGA芯片EP2C35F672C8为核心器件,辅以必要的模拟电路,在Quartus II9.0平台下实现系统设计的综合与仿真。实验测试表明该信号发生器输出的波形具有平滑、稳定度高和相位连续等优点,具有一定的工程实践意义。 相似文献
10.
11.
12.
伴随着国际范围的3GPP LTE技术的商用化,新型无线网络分析和优化仪表日益得到重视和发展。针对我国在LTE网络建设过程中,缺乏空中接口监测仪表的问题,研发符合3GPP及行业标准要求的LTE-Advanced空口监测仪表的硬件平台是必需的。本文设计基于FPGA的空口监测仪表的硬件系统。结合系统设计,分析了LTE-Advanced空口监测仪表的数据处理流程。从物理架构和逻辑架构方面分别阐述射频和基带板卡、协议板板卡设计思路。最后,针对LTE-Advanced空口监测仪表的开发难度,本文对FPGA和DSP两种技术路线进行了分析比较。 相似文献
13.
本研究的目的是设计一种嵌入式电能质量分析仪。采用了ARM+DSP+FPGA的新型技术,加入了RS485接口、以太网接口,实现了仪器的远程通信。同时加入了USB接口和SD卡接口,可以实现历史数据的导入导出、存储分析。本研究采用大尺寸LCD显示、人机界面友好、明了。在软件上采用了Linux系统,使得仪器更加智能化,同时也降低了软件设计的难度。 相似文献
14.
嵌入式脉象采集仪电路设计 总被引:1,自引:1,他引:0
该脉象采集仪采用IP核技术、SoPC技术,将脉象采集的大部分功能都集成在一片FPGA内部,并自主进行了脉象采集控制的FPGA设计。该设计采用在SoPC系统外做控制电路部分,三路脉搏信号共用一个ADC,只需要很少的外部器件就能实现。与早期采用工控机、PC机,或者现在多采用的ARM设计方法相比,该脉象采集仪具有成本低,功耗低,体积小,便于扩展,稳定性高和系统维护方便等优点。 相似文献
15.
16.
17.
18.
嵌入式逻辑分析仪在FPGA设计中的应用 总被引:9,自引:0,他引:9
设计和验证超高密度FPGA的方法是采用逻辑分析仪、示波器和总线分析仪,通过测试头和连接器把信号送到仪器上。随着FPGA设计复杂度的增加,传统的测试方法受到局限。在FPGA内部嵌入逻辑分析核,构成一种嵌入式逻辑分析仪,对FPGA器件内部所有的信号和节点进行测试,这一方法同样可以达到FPGA开发中硬件调试的要求,并且具有无干扰、便于升级和使用方便等优点。SignalTapⅡ正是这样一种嵌入式逻辑分析仪,本文详细介绍了其在调试FPGA时的具体方法和步骤。 相似文献
19.
20.
针对人体血氧饱和度连续无创测量的要求,设计了一套基于FPGA的数字式血氧饱和度测量仪。该仪器采用双波长光源透射吸收式测量、光电管宽带接收、基于FPGA的数字信号处理等技术,以及在上位机采用校准对比、工作函数计算等数据处理方法,得到了血氧饱和度计算公式,实际测量误差在1%以内。试验表明:该仪器通过数字化设计解决了模拟电路易受干扰、体积较大等缺点,提高了仪器稳定性,测量误差满足设计要求。 相似文献