一种H．264去块效应滤波器的硬件结构

为平衡边界处理中数据依赖关系与宏块滤波速度的矛盾,提出一种H．264去块滤波的硬件结构,48条边界按照一种有效的顺序流水线处理,2个像素样本行数据并行滤波计算;滤波计算过程分为5个阶段,各阶段之间采用流水线结构,很好地平衡了各个阶段的操作过程．在SMIC0．131xmCMOS工艺库下的综合结果表明,电路在300MHz的时钟频率下消耗12．33×10^3个逻辑门,对于分辨率为3840×2160的超高清视频,处理速度可以达到86帧／s,可以满足其实时编码需求．     

基于ASIP平台的H.264环内去块效应滤波器实现

针对H.264/AVC环内去块效应滤波器算法中分支密集、分支判断条件产生复杂,以及可变阶数有限冲击响应(FIR)滤波算法复杂度高等性能瓶颈,基于专用指令集处理器（ASIP）Schubert平台提出了加法舍入移位指令和两级条件比较指令,并给出了其专用数据通路的设计实现.根据算法分支执行分布情况优化了算法中分支选择部分的实现,保证了代码的高并行度.时钟精确指令集仿真器的运行结果表明,完成强度为4的4×4像素块边界滤波需要140个时钟周期,而完成强度小于4的边界滤波需要100个时钟周期.运行1/4共享中间格式(QCIF)测试序列时, 较x264中的Intel MMX指令实现性能有48%～63%的提升.实验结果表明,使用ASIP实现,可以显著提高去块效应滤波的性能;同时由于其可编程性,可以适应多个视频标准.     

针对H.264去块滤波的实用结构设计

为了提高H.264去块滤波的性能,提出了一种实用的环路滤波设计结构.使用优化的滤波顺序,执行一个宏块的滤波运算只需要252个周期,待滤波数据缓冲从16×16宏块大小降低为4×4块大小.利用数据重用策略,滤波中间数据的存储空间从16×16宏块减小到4个4×4块.使用优化的流水设计,有效降低了去块滤波对总线的数据访问.使用0.18 μm工艺,100 MHz下综合只需要14.2×103门.与以前的设计相比,该去块滤波结构具有更好的综合性能,而且硬件实现面积更小.在100 MHz频率下,该设计能够执行H.264高清视频应用的实时滤波处理.     

一种高效去块滤波结构设计与VLSI实现

提出一种用于H.264/AVC环路去块效应滤波器设计的VLSI实现结构.通过采用流水数据通路设计提高了去块效应滤波处理的速度.重新组织了滤波顺序以适应流水处理的需要.通过合理设计缓冲机制,在增加少量片内RAM的情况下,提高了外部存储器的吞吐效率和系统的处理性能.试验结果表明,相对已有的实现结构,提出的结构以较少的资源消耗实现了200 MHz的处理速度,可满足4路分辨率为1 280×720的实时视频处理.     

AVS去块效应滤波器的一种硬件优化设计

根据AVS标准中的环路滤波算法特点提出了一种用于AVS解码芯片的去块效应滤波模块设计方案.该设计采用片内RAM对滤波参考数据进行缓存,大大减少了SDRAM的带宽占用.同时,对存储结构进行了合理的安排,将前一个宏块滤波数据写入SDRAM的操作和当前宏块的滤波操作并行处理,加快了滤波处理速度.综合和仿真结果表明,该设计处理速度高,达到了实时解码的需求.     

H.264去块效应滤波器的混合递增滤波流水线设计

针对H.264/AVC主要档次去块效应滤波器的特点,提出一种混合递增的滤波流水线及片上存储架构.采用混合递增的去块效应滤波顺序,通过6级流水线实现像素点的并行滤波.该流水线的存储器架构可以有效支持主要档次的行/列和帧/场数据访问模式,利用滤波数据的相关性提高重用粒度,减少流水线阻塞和片外DRAM的访问.实验结果表明：与其他相关工作比较,流水线架构能够取得较好的性能和资源消耗比,在25.7K门和768Byte SRAM的硬件资源代价下,可以实现3路1080P HDTV的H.264主要档次视频实时去块效应滤波.     

一种高效的H.264 CABAC解码器的VLSI结构

提出一种H．264／AVC中基于上下文的自适应二进制算术编码（CABAC）解码器的硬件设计方法．在采用并行结构的基础上．给出了一种高效的VLS1实现方案．采用两级有限状态机结构控制宏块解码过程，共通过对残差系数存储器的定时清零解决了数据存储耗时的问题，大大降低了解码控制的复杂度．从而提高解码速度．达到每1至2个时钟解出1比特．仿真结果表明，该方案能满足H.264／AVC main profile CIF 30fps实时解码的要求．     

一种高效的图像增强去雾算法

由于大气的散射作用,雾天情况下图像景物会出现不清晰,对比度低的特点.对雾天情况下的图片景物影像进行去雾处理,提出一种基于直方图均衡的图像增强去雾方法,针对重叠直方图均衡计算量大和非重叠直方图均衡的方块效应明显的问题,采用部分重叠直方图均衡化算法,结合线性滤波等方法,实现对图像的雾霾有效去除,并且相比之下大大减少计算量.     

基于块间关系的低复杂度去块效应方法

为了尽可能减少块效应后处理的计算复杂度，提出了一种基于块间关系的去块效应算法，该方法以块间关系作为滤波处理的分类依据，通过对相邻模块多个像素点的值进行计算，提炼出5种块间关系，并根据它们对图像质量影响程度的不同而采取强滤波、弱滤波或者不滤波等方法进行处理，这种分类方式和传统分类方法相比较，去除了大量冗余操作，同时通过考虑计算机体系结构的相关特性，简化了处理过程.实验表明，该算法在图像的主观质量和客观性能都有所改善的基础上运算速度得到了很大的提高，在运算资源有限的领域有很好的应用前景.     

基于阵列处理器的去块滤波算法并行化设计

针对多视点视频编码中去块滤波算法处理复杂、计算耗时等问题,通过分析去块滤波算法的可并行性和数据相关性,提出了一种并行化映射方案。利用面向视频编解码的动态可编程可重构阵列处理器DPR-CODEC(Dynamic Programmable Reconfigurable array processor)平台,设计并实现了基于阵列处理器的去块滤波并行算法。实验结果表明,该方法与单核处理器的串行实现方案相比数据加载时间降低了30.9倍、算法执行和总处理时间加速比分别达到12.3和28.0,有效减少了视频编解码时间,提高了去块滤波算法的运算效率。     

访存带宽最小化的H.264整像素运动估计VLSI结构

面向H.264/AVC整像素运动估计, 提出了一种兼顾数据搬运和计算部件效率的全搜索超大规模集成电路(VLSI)结构. 通过在片上最大化重用参考像素, 使外存访问带宽得到了最小化, 每个参考像素只需访存一次. 通过分布式内存映射和图像边界的假想连接, 使参考像素的搬运过程规则、高效. 处理器单元(PE)结构简单, PE阵列以单指令多数据流(SIMD)方式工作, 数据通信采用脉动方式, 计算部件的利用效率为100％. 搜索过程没有空泡, 每拍处理一个搜索点, 支持7种可变尺寸分块, 同时完成41个分块的绝对差之和(SAD)的计算与比较. 给出了参数化的结构设计描述. 针对标准清晰度数字电视(SDTV)应用, 设计实现了一个具体的结构, 采用Faraday 0.18 μm CMOS标准单元工艺库, 逻辑门数为151×10³门, 关键路径时延为3.86 ns, 片上缓存为23.75 kB, 访存I/O引脚数为8 bit. 在216 MHz钟频下, 实时支持SDTV 720×576@30fps, 搜索范围为［-32, 32］×［-16, 16］, 2个参考图像, 访存带宽为24.9 MB/s.     

H．264／AVC运动补偿的高效插值结构设计

为了减少视频编解码标准H.264/AVC中运动补偿模块插值结构的硬件复杂度,提出了一种高效插值结构,包括"串行输入并行输出"亮度插值结构和只需要2个乘法器和1个加法器的色度插值结构.该插值结构采用串行输入的维纳滤波器来产生水平半像素点中间值;通过分析1/4像素插值的数据相关性来选取整像素点,优化1/4像素的滤波算法;通过分析插值窗口的重叠情况,采用垂直优先插值顺序;并且根据插值的分数像素点的不同读取不同大小的插值窗口.试验结果表明,与现有其他设计相比,该结构可以节省水平方向的6抽头FIR滤波器,减少了寄存器阵列的大小,并且节省了数据读取带宽.在H.264解码器上实现了该插值结构,仿真和综合后的结果表明,与其他设计相比,该结构的硬件复杂度更低.     

H.264视频鲁棒传输的最优宏块模式选择

分析了受损宏块的信道失真及其差错扩散,研究了宏块编码模式对信源失真和信道失真的影响,提出了结合信源信道编码的一种基于率失真优化的快速模式选择算法。通过估算不同宏块模式的信源失真和信道失真,自适应地选择最佳编码模式,使得视频序列的整体传输失真最小。模拟实验显示,相对于H.264参考软件的模式选择算法,该算法显著降低了计算复杂度并提高了视频差错恢复性能。     

一种新的H.264快速帧内预测模式选择算法

对H.2641AVC帧内预测模式选择算法进行了分析,通过采用亚采样方案计算边缘方向、利用边缘矢量幅值进行预测模式判决和在一定条件下提前结束Intra_4×4模式等方法对PAN算法进行了改进.结果表明,该方法在不影响图像失真度和码率性能的前提下,降低了帧编码时间,减小了编码复杂度.     

基于纹理的H．264/AVC帧内预测块选择快速算法

针对帧内预测中的Intra_16×16、Intra_8×8及Intra_4×4预测块选择提出了一种基于纹理的快速帧内预测块模式选择算法.该算法的原理是在做帧内预测之前,首先利用方差对区域纹理的平滑度和粗糙度进行估计,然后从Intra_16×16、Intra_8×8及Intra_4×4中选择一种块进行模式预测.通过方差和阈值相结合的方法来决定块预测模式,减少了算法复杂度,提高了压缩效率.实验结果表明,当考虑Intra_8×8预测块时,编码时间减少了50%以上,当不考虑时。编码时间减少了20%以上.与此同时,码率和峰值信噪比(PSNR)基本保持不变.     

基于H.264的低复杂度参考帧确定的算法

H.264/AVC采用的多参考帧技术,在提高图像质量的同时,也极大地增加了编码器的计算复杂度.文中提出一种基于H.264/AVC的低复杂度参考帧确定的算法,利用相邻宏块预测模式之间的时空相关性,缩小了参考帧的选择范围,从而快速确定当前宏块所需的参考帧.实验表明,这种算法在保持码率和信噪比几乎不变的同时,能够大大的节省编码时间.     

H.264/AVC到HEVC快速帧内转码算法

为加快H.264/AVC到HEVC的转码速度,提出一种快速帧内转码算法。针对H.264/AVC和HEVC两标准间帧内预测块尺寸的差别提出一种合并宏块的方法,利用该方法得出的编码信息预判HEVC中最可能的帧内预测尺寸及最可能的帧内预测模式并简化HEVC中四叉树划分过程,从而降低转码过程中帧内预测的计算复杂度。实验结果表明,在编码效率和视频质量损失很小的情况下,所提出的转码算法平均节省了63.20%的编码时间。     

H.264/AVC视频可逆信息隐藏算法

结合H.264压缩编码标准的特性,提出一种基于H.264/AVC的视频可逆信息隐藏算法。数据隐藏借鉴了图像领域的直方图平移算法,嵌入区域选择在4×4子块的中高频段,保证了视频嵌入后的视觉感知质量。在解码端,可以准确提取嵌入的隐秘信息,并能无失真的恢复原始载体视频。实验结果表明,该算法对视频质量和码率的影响较小。