一种用于FPGA存储单元的上电复位状态机设计

基于FPGA芯片,设计实现了一种上电复位状态机。在电路内部产生一系列的复位信号,控制配置存储单元SRAM的数据、地址以及电源,使其在不同阶段保持合适的电压,帮助SRAM在上电过程中顺利完成初始化,提高FPGA芯片启动的稳定性。     

DSP系统的电源和复位电路设计

1.DSP系统电源电路设计对于任何一个电气系统来说,电源是不可缺少的部分,在DSP芯片内部一般需要有五种典型电源:CPU内核电源、I/O电源、PLL(phaselockedloop)电源、FLASH编程电源、模拟电路电源,其中后两种仅C2000系列有。另外根据使用的芯片类型不同,其内核电源、I/O电源所需的电压亦有所不同,在设计时所有这几种电源都要由各自的电源供电。因此DSP应用电路系统一般为多电源系统。在进行电源设计时,需要特别强调的是模拟电路和数字电路部分要独立供电,数字地与模拟地分开,遵循“单点”接地的原则。系统中的模拟电源(如PLL电源…     

基于TMS320DM6446的电源模块设计与实现

针对以达芬奇(Da Vinci)系列DSP中的TMS320DM6446处理器为核心的DSP系统,设计并实现了一个电源模块,采用了两片高效同步的电源管理芯片:TPS75003和TPS62040,以满足系统对于内核电压、外围I/O电压,以及外围设备的供电电压的要求;同时,通过三块电压监控芯片TPS3808对电源管理芯片产生的电压进行实时监控,以实现内核电压与外围I/O电压的顺序上电及复位.     

基于TPS54310的雷达视频信号模拟器的电源设计

介绍一种雷达视频信号模拟器的电源设计,采用三片高效同步电压转换器TPS54310为DSP、FPGA等器件提供内核电压和外围I／O电压,并通过电压监控器件TPS3307—18D实时监控由TPS54310产生的电压．从而实现DSP、FPGA的内核电压与外围I／O电压的顺序上电及复位。     

微处理器·数字信处理器·微控制器

64位RISC微处理器 Toshiba的TX49系列RISC微处理器增加两个新品种,型号为TMPR4955F和TMPR4956F,时钟频率为167 MHz或者200MHz。芯片上的指令缓存器和数据缓存器的容量均为32kb。在200MHz时的功耗为1.8W,芯核的供电电压为2.5V,I/O的工作电压为33.3V。TWPR4955F的总线字长为     

加电排序管理电路

加电排序提出了一个独特的电源管理问题。因为排序不当会使许多种处理器受到损坏,所以,对这些器件的加电排序是至关重要的。需要加电排序控制的器件有FPGA(现场可编程门阵列)、ASIC和DSP芯片。这些器件要求跟踪I/O电压和芯核电压。对加电排序的要求可能因器件类型和制造商不同而各异,所以重要的是要审查每一个器件的排     

Neuron芯片TMPN3150与A/D芯片TLC0832的两种接口实现方法

根据神经元芯片TMPN3150的两种I/O模式 ,给出了该神经元芯片与A/D芯片TLC0832实现接口的两种不同方法 ,同时给出了硬件电路和软件程序 ,并对两种方法进行了比较。     

一种嵌入式上电复位电路的设计与芯片实现

在芯片上电过程中,需要复位电路提供一个复位信号,保证系统正常启动。为了解决传统电路中起拉电压和复位时间较难控制等问题,提出一种利用反相器翻转电压设置起拉电压、电容控制复位时间的新型结构。该上电复位电路在MXIC0.5μm CMOS工艺上得以验证实现。测试结果表明在正负电源分别为0V和-5V的情况下,电路的起拉电平为-4.5V,复位时间为3.44ms,满足工程要求。     

基于DM6446的电源模块设计与实现

针对达芬奇（DaVinic）系列的TMS320DM6446对供电电源的要求,采用两片高效同步的电源管理芯片：TPS75003和TPS62040,为DSP器件平台提供内核电压和外围I/0电压,以及外围设备的供电电压。并通过三块电压监控器件TPS3808实时监控由电源管理芯片产生的电压,从而实现DSP的内核电压与外围I/O电压的顺序上电及复位。     

用于射频标签的低功耗上电复位电路

介绍了一种用于射频标签芯片中数字逻辑部分的上电复位电路。该上电复位电路适应于低电源电压的芯片,改变MOS晶体管的参数以及延迟时间可以调节脉冲的宽度和数字门电路加宽脉冲的宽度,通过反馈管,电路能够抵抗比较大的电源电压噪声影响。电路产生上电复位信号脉冲后,通过反馈控制使能端信号关断整个电路,实现低功耗。电路采用华虹NEC公司0.13μm标准CMOS工艺流片,测试结果表明,此电路能够输出有效的脉冲信号;脉冲过后的导通电流基本为0。FPGA平台的验证表明,芯片输出的POR信号能够正确启动标签中的数字基带芯片,输出信号有效。