亚微米自对准工艺

介绍了一种新的亚微米发射极窗口刻蚀工艺。利用ＲＩＥ技术和边墙隔离技术，无须对位光刻，使发射极窗口精确地位于发射区中央。该工艺简单，具有良好的可操作性和重复性。     

亚微米自对准硅化物工艺开发

文章对亚微米自对准硅化物制造设备及工艺进行了详细的描述。文中以实际生产为目标, 以实验数据为依据,对影响自对准硅化物薄膜特性的各项工艺参数进行调试和论证,找出合适的RTP1 温度,并开发出适合自对准硅化物薄膜的工艺标准。     

亚微米自对准硅化钛CMOS工艺

本文对两步快速热退火形成ＴｉＳｉ２的工艺及其工艺的兼容性、ＴｉＳｉ２的物理化学物性进行了研究，结合ＬＤＤ结构，形成了两步快速热退火亚微米自对准硅化钛ＣＭＯＳ工艺，并应用于集成电路的制造，改善了电路性能。     

多晶硅超自对准技术在双极超高速器件工艺中的研究

叙述了在硅双极型超高速工艺中研究使用的多晶硅超自对准技术通过对器件结构的比较，工艺特点的分析，进行了改善关键技术的探讨，并在我们现有基础条件下，开展了用ＳＳＴ研制晶体管的实验。     

GaAs亚微米自对准工艺技术研究

总结了在５０ｍｍＧａＡｓ圆片上实现自对准介质膜隔离等平面工艺技术的研究，着重描述了离子注入、自对准亚微米难熔栅制备、钝化介质膜生长、干法刻蚀、电阻和电容制备等关键工艺的研究结果。这套工艺的均匀性、重复性好，在５０ｍｍＧａＡｓ圆片上获得了满意的成品率。采用这套工艺已成功地研制出多种性能良好的ＧａＡｓＩＣ和ＧａＡｓ功率ＭＥＳＦＥＴ，证明国家自然科学基金委员会这一重大课题的选择对发展我国ＧａＡｓＩＣ确实具有重大意义。     

用于亚微米CMOS的自对准硅化钛工艺

本文研究了用溅射钛和快速退火法与硅反应形成硅化钛的工艺,二氧化硅侧墙轻掺杂漏结构的CMOS工艺加上该工艺后,器件的阈值电压、源漏击穿电压没有明显变化,但使CMOS的栅电阻降低一个数量级,源漏串联电阻为原来的1/4。肌此工艺已研制成功3μm NMOS 12位乘法器,比没有硅化物的器件速度提高一倍。     

亚微米器件制造技术的发展动态

主要从光刻隔离,金属互连线三个方面讨论了亚微米器件所面临的挑战及其发展趋势。     

亚微米CMOS IC中自对准硅化物工艺的研究

自对准硅化钛工艺有许多重要的优点.但也存在栅氧化物的完整性、硅化物桥接短路、pn结损伤、二极管特性退化等问题.文章针对这些问题,在硅化前和硅化后的清洗、硅化的快速退火处理、接触电阻最佳化以及在硅化物上的接触孔腐蚀的选择性等方面进行了改进,有效地解决了问题.     

光刻亚微米线条研究

本文根据惠更新-菲涅耳原理,研究了提高光刻分辨率,提高光刻套准精度和在制版困难的条件下光刻亚微米线条的几种方法;并用实验证实了结论。     

BARC工艺在亚微米光刻中的应用

在表面强反射膜-多晶硅上进行亚微米光刻时,采用有机BARC(BottomAnti-ReflectiveCoating)工艺,降低了晶片表面的台阶高度,并有效地抑制了驻波效应,获得良好的光刻图形,从而使产品良率提高了6%～7%。     

深亚微米光刻技术

超大规模集成电路（ＶＬＳＩ）线宽的不断缩小,促进了光刻技术的发展和分辨率的提高,使分辨率已进入到深亚微米区域。光学光刻分辨率的提高是依靠缩短曝光波长、增大透镜系统的数值孔径（ＮＡ）、采用新技术改进掩模和光学系统的设计以及提高光致抗蚀剂的性能来实现的。在简要的介绍了ＶＬＳＩ发展趋势的基础上,论述了深紫外光刻（ＤＵＶＬ）、极紫外光刻（ＥＵＶＬ）和Ｘ射线光刻技术取得的重要成果及面临的问题和可能解决的途径。     

用于亚微米CMOS的轻掺杂漏工艺

本文研究了轻掺杂漏工艺对器件特性的影响。优化了轻掺杂区离子注入的剂量和能量。优化的ＳｉＯ２侧墙ＬＤＤ工艺有效地抑制了短沟道效应。研制成功了沟道长度为０．５μｍ的ＣＭＯＳ２７级环振电路，门延迟为１７０ｎｓ．     

亚微米工艺设计规则的探讨及其意义

本文地亚微米工艺设计规则进行探讨,旨在促进设计公司与Fab厂家之间信息反馈,共同努力并顺利进入亚微米和深亚微米领域。     

硅微波晶体管亚微米全干法腐蚀技术

随着器件尺寸朝亚微米规模、超大规模方向发展,常规的湿法腐蚀技术已无法满足要求。这里的器件制作全部采用正性光致抗蚀剂、接触式曝光和反应离子刻蚀制作方法。容易重复获得约0.6μm的发射区条宽,4μm周期的发射极排列密度,条宽和条距均为1μm的梳状金属电极图形,而且该金属具有足够的W、Au厚度,保证器件在C、X波段有良好的高频特性及抗电冲击能力。     

深亚微米大容量PROM芯片ESD保护技术

从全芯片角度出发,采用多电源ESD架构和全芯片ESD设计,对整颗芯片提供全方位的ESD保护,介绍了基于0.18μm CMOS工艺设计的大容量PROM芯片的ESD设计技术。同时,通过对高压编程引脚的ESD加固设计,提高了芯片的整体抗ESD能力。最终产品ESD测试满足项目要求。     

深亚微米工艺下互连线串扰问题的研究与进展

集成电路工艺发展到深亚微米技术后,互连线串扰问题变得越来越严重,尤其在千兆赫兹的设计中,耦合电感的影响不能忽略.插入屏蔽的操作成为减小耦合电感噪声的有效方法.文中首先介绍共面、微带状线和带状线三种互连结构下的电感耦合特性,然后分别介绍了基于共面互连结构的用于计算互连线噪声的Keff模型和RLC精确噪声模型.实验表明两种模型都有很高的精确度,在解决互连线串扰的物理设计中有广泛的应用.     

A Microwave High-Density Plasma Source for Submicron Silicon IC Technology

A microwave high-density plasma source is applied for room-temperature deposition of thin SiO₂films, filling of submicron trenches, local planarization of the chip surface, etching of deep trenches in the insulator, and resist stripping after ion implantation. The structures obtained meet stringent demands for current technologies. Uniform processing of wafers up to 300 mm in diameter is demonstrated.     

深亚微米工艺下互连线串扰问题的研究与进展

集成电路工艺发展到深亚微米技术后,互连线串扰问题变得越来越严重,尤其在千兆赫兹的设计中,耦合电感的影响不能忽略.插入屏蔽的操作成为减小耦合电感噪声的有效方法.文中首先介绍共面、微带状线和带状线三种互连结构下的电感耦合特性,然后分别介绍了基于共面互连结构的用于计算互连线噪声的Keff模型和RL C精确噪声模型.实验表明两种模型都有很高的精确度,在解决互连线串扰的物理设计中有广泛的应用