降低EMI的扩频时钟振荡器

在70年代,数字系统在消费电子领域取得惊人的进展.人们早期所公认的这些系统的优点,后来发现它们是噪声和电磁干扰(EMI)源.噪声是电磁辐射或缆线上的传导产物,它干扰无线电和TV传输并影响飞机飞行.显然,控制噪声电平是必须的,这就需要测量每个电子产品并使其满足EMI标准.     

A Low-Jitter Spread Spectrum Clock Generator Using FDMP

A 1.5 GHz spread spectrum clock generator (SSCG) is realized by a fractional N frequency synthesizer with a third-order delta-sigma modulator and a fractional dual-modulus prescaler (FDMP). This FDMP utilizes a fractional division ratio to have a small phase step to improve the jitter performance. This SSCG has been fabricated in a 0.18 um CMOS process, and it consumes 34.2 mW from a supply of 1.8 V. The measured rms jitter is 5.55 ps and the measured electromagnetic interference reduction amount is 14.77 dB. The measured phase noise is $-97.18$ dBc/Hz at 1 MHz offset.      

展频时钟生成器的设计与仿真

提出了一种展频时钟生成的方法，使用MATLAB和SIMULINK开发出了快速模拟基于分数N型频率合成器的展频时钟生成器的环境。它能够帮助设计者快速准确地确定系统各个模块的参数，缩短设计的周期。仿真结果显示，这个系统达到了预期的要求，证明这个模拟器是比较有效的方法。     

一种新颖的低非线性全数字多相时钟产生电路

通过对传统的全数字多相位时钟产生电路进行分析和总结,提出一种新颖的延时校准算法。该算法通过优化调整延时单元的顺序,大大改善了全数字多相位时钟产生电路的非线性。整个电路基于全数字延迟锁相环,采用0.13μm CMOS工艺实现,并成功用于时间数字转换器中。输入时钟频率范围在110 MHz到140 MH间,对应的输出相位差为446 ps到568 ps,积分非线性小于0.35 LSB,微分非线性小于0.33 LSB。     

A 125–1250 MHz Process-Independent Adaptive Bandwidth Spread Spectrum Clock Generator With Digital Controlled Self-Calibration

A process-independent adaptive bandwidth spread-spectrum clock generator (SSCG) with digitally controlled self-calibration techniques is proposed. By adaptively calibrating the VCO gain ($K_v$) and charge-pump (CP) current over C ($I_{CP}/C$), the SSCG can realize not only adaptive bandwidth but also process independence at each operating frequency. The innovative point is the adaptive bandwidth control using $K_v$ and $I_{CP}/C$ calibration. This control enabled a test chip to keep a sharp triangular SSC profile while operating over a wide frequency range (125 to 1250 $~$MHz). The variations of VCO gain and CP current are reduced to one third those of the conventional architecture. At 1250 $~$Mbps (625$~$MHz) the reduction of spectrum peak amplitude is 18.6$~$dB which is 2.3$~$dB better than the reduction obtained without calibration.      

A Low-Power and High-Precision Spread Spectrum Clock Generator for Serial Advanced Technology Attachment Applications Using Two-Point Modulation

A new technique utilizing two-point (TP) modulation for a spread spectrum clock generator (SSCG) for serial advanced technology attachment is presented in which the divider ratio is varied by a digital ${Sigma}{Delta}$ modulator, and the voltage-controlled oscillator is modulated analogically. With this technique, the modulation bandwidth is enhanced in order that the modulation profile accuracy and jitter performance caused by the ${Sigma}{Delta}$ modulator can be improved at the same time. The order of the ${Sigma}{Delta}$ modulator and the loop filter can be reduced to save power and area, while the electromagnetic interference (EMI) suppression still satisfies specifications. The dual-path loop filter (DL) reduces the size of the loop capacitor and enables full integration. The proposed TPDL-SSCG has been fabricated in a 0.18- $mu$m CMOS process. The size of the chip area is $hbox{0.44} times hbox{0.48 mm}^{2}$. The circuit produces a clock of 1.5 GHz with a down-modulation ratio of 0.5%, 10.14 dB EMI of reduction, 5.485 ps rms jitter, and 35 ps peak-to-peak jitter. The power consumption, excluding an output buffer, is only 15.3 mW.      

利用扩频技术抑制开关电源电磁骚扰

通过分析开关电源的骚扰特性,提出一种基于扩频技术的方法降低开关电源的电磁骚扰(EMI),并通过试验证明这种方法非常有效。对开关电源的设计和骚扰抑制具有现实的指导意义。     

扩跳频信号产生器的研制

分析了机载扩跳频体制电台的测试需求,利用公共技术平台与开放式软件结构、高性能硬件系统与Matlab/Simulink组成一体的集成开发环境,采用高速DAC/ADC、DSP/FPGA、宽带多模式频率合成器、数字IF处理、总线等技术,实现扩跳频信号的产生,满足机载扩跳频体制电台接收机性能指标的测试需求。研制过程中,解决了DSP/FPGA及实时数字信号处理、宽带多模式频率合成、模块化体系结构设计等问题。     

低电磁干扰时钟振荡器

常见的小型5mm×7mm8引脚和14引脚DIP封装和表面贴装型封装中已经集成了用于减少EMI(电磁干扰)的扩频技术(SpreadSpectrumTechnology,SSC)。采用这类封装的时钟振荡器产品对于那些要求EMI抑制能力高达20dB的应用来说,是一种理想的直接替代品。一般情况下,系统设计都是基于某个最基本的时钟源,如晶振、陶瓷或者以一定频率(如48MHz)振荡的振荡器,所得到的时钟信号用于驱动处理器、存储电路、串行/USB接口和某些前面板控制。48MHz时钟信号可以在其他的时钟控制部件中进行变换,如基于PLL的处理器、存储控制器和接口控制器中用到的时…     

利用扩频技术减少高速时钟电路的电磁干扰

数字电子设备的运行速度越来越快,其时钟频率就越来越高,时钟电路产生的辐射干扰就越为严重。本文介绍了一种对抑制时钟电路辐射干扰较为有效的方法-时钟扩频技术。     

数字化扩频接收机中扩频序列的快速捕获

扩频序列的快速捕获是扩频系统中的关键技术之一。根据扩频序列的相关特性,基于一种辅助序列及二分法,提出数字化扩频接收机中扩频序列的快速捕获方法,并对其性能进行了详细的分析。分析表明:与传统的单积分顺序搜索捕获方法相比,该捕获方法可以大大降低系统的捕获时间。     

A Low-Power Digital DLL-Based Clock Generator in Open-Loop Mode

This paper presents a low-power digital DLL-based clock generator. Once the DLL is locked, it operates in open-loop mode to reduce deterministic clock jitter and the power dissipation caused by DLL dithering. To keep track of any potential phase error introduced by environmental variations, a compensation mechanism is employed. In addition, a robust DLL-based frequency multiplication technique is proposed. The DLL-based clock generator is designed and fabricated in a 90 nm CMOS process in two different versions. Utilizing the proposed technique, the output jitter caused by DLL dithering is reduced significantly. Furthermore, the measured total power savings in the open-loop mode in comparison with the conventional closed-loop operation is about 14%.      

数字移动通信的扩频同步技术

ＣＤＡ作为新一代数字移动通信模式受到广泛关注。本文对其关键技术即扩频同步技术进行了深入的探讨。     

DSSS数字接收机的AFC算法及其实现

介绍了一种零中频直接序列扩频(DSSS)数字接收机的自动频率控制(AFC)算法及其仿真和实现.该算法从残留载波跟踪解调环的鉴相信号中提取频偏信息,对下变频本振进行AFC,并且可根据对频偏的估计切换环路特性,使环路既有较大的捕获带宽,又具有较好的跟踪和滤波性能.该算法适用于无导频的直扩BPSK信号接收机,其特点是算法复杂度低,特别易于FPGA实现.     

电磁干扰滤波器综述

选择这些器件需要确定干扰的类型和来源,及其适用的标准 现在生产的所有电子设备都包含电磁干扰滤波电路.同样,所有开关型电源都有内部的电磁干扰滤波器.但是,在有些环境中,这些电子器件的电磁干扰滤波器需要辅助滤波器,以便满足更加苛刻的电噪声管制或者保护器件免受过多的外部噪声源干扰.     

浅析频谱分析仪和EMI接收机

详细阐述了频谱分析仪和EMI接收机的基本原理、使用方法和种类,并对两者进行了对比分析。对从事电磁兼容测试人员具有一定的参考作用。     

数字相关器在MSK扩频通信中的应用

讨论并分析了采用数字相关器的MSK扩频系统发射和接收基本原理。在PN码元的捕获系统中使用了一种改进的附加数字相关器。分析及实验结果表明,对于MSK扩频系统,低信噪比情况下能够正确解码,处理信号的形式灵活,免除了—般扩频系统中最难解决的PN码同步,并为位同步的提取带来了极大的方便;与数字相关器相比,能够简化捕获运算,且有效改善干扰。     

一种扩频数字微波系统的实现

扩频数字微波系统是当今通信发展的热点之一,本文讨论了扩频数字微波系统的构成,重点介绍了中频以下部分的一种实现方案。     

中频数字化直接序列扩频接收机的实现

给出了统一信道直接序列扩频通信系统的中频数字化接收机的实现方案。采用该方案所实现的直接序列扩频通信系统的载波与伪随机码的捕获分别采用了FFT辅助捕获技术,载波的跟踪采用了数字CPAFC环路牵引,数字COST-AS环路精确跟踪技术,伪码跟踪采用的是数字DLL环路实现。系统中I通道采用可编程GOLD扩频,Q通道采用截断m序列直扩,并置截断m序列与GOLD码具有相同速率、倍周期的关系,以简化系统伪码的同步电路设计。最后,讨论了该系统应用于扩频测距时,测量数据的"置中值"处理方法。     

基于扩频CDMA的数字盲水印算法

数字水印技术要求所构造的算法，具有很强的鲁棒性（抗攻击能力）。在数字水印技术中引入扩频技术，提高了数字水印的鲁棒性，但同时却使嵌入信息量减小了。丈中在引入CDMA技术，进一步增强鲁棒性，同时也使嵌入的信息量得到了提高。仿真实验表明：所提出的算法具有很强的鲁棒性、透明性，而且误码率较小，在很强的干扰下，仍能提取出水印。