用于频率综合的电荷泵锁相环电路设计

在阐述了锁相环频率综合的工作原理、分析和设计方法的基础上,结合环路稳定性和相位噪声两方面因素对锁相环电路进行了建模及分析。采用安捷伦公司的ADS软件对锁相环进行了系统设计及仿真,并采用Cadence公司的Spectre-RF系列软件进行了锁相环具体电路设计和仿真。采用该方案设计的锁相环输出频率范围18.15 23 GHz,相位噪声-90 dBc/Hz,锁定时间小于5μs。     

直接数字频率合成器中杂散的分析

对直接数字合成器中各类杂散源进行了讨论,详细分析了因取样和量化形成的杂散,提出敢各类杂散在最坏的情况下的幅值计算方法,为直接数字频率合成器的设计计算提供了新的途径。     

超高频数字式锁相环频率合成器

本文对７１３５～７１８ＭＨｚ的超高频数字式锁相调频频率合成器的组成、设计原理进行了介绍。测示结果表明：本调频合成器能够达到频率范围宽、波道间隔小、频率稳定度高、调制指数小等指标。在实际通信机中，对于多频道信号来说，最常见的是锁相式频率合成器。这种合成器，往往采用二种类型的环路：一种是脉冲取样锁相环；另一种是可变数字分频环以及模拟或它们之间的组合环。脉冲取样环存在着错锁，瞬时失锁等问题，从而使整个设备的可靠性降低。可变数字环路解决了错锁及瞬时失锁的问题，尤其对于频率间隔要求很小的合成器，更是常用可变数字分频环来实现。     

数字频率合成器设计分析

介绍频率合成的基本概念及频率合成器的技术指标,对设计的频率合成器的主要工作原理及性能进行分析.     

大规模集成锁相环微波频率合成器

介绍了锁相环路频率合成器的应用、由单片机控制的大规模集成锁相环频率合成器总体方案，主要电路的设计与偏程，调测结果及其改进，该合成器的工作频率范围为９００￣１０００ＭＨｚ，频率间隔为１ＭＨｚ，单边相位噪声功率谱密度为－７６ｄＢｃ／１Ｈｚ／１ｋＨｚ。     

一种用锁相环MC14046构成的新型频率合成器

叙述了MC14046芯片的主要特点和功能，分析了用锁相环构成频率合成器的工作原理，介绍了一种用MC14046构成的新型频率合成器。     

无线通信机中的集成频率合成器

大规模集成电路和高速数字电路的不断发展，使得频率合成器迅速地被广泛应用。本文就目前无线同中的频率合成器作一个介绍，并注其典型应用给出框图。     

DDS频谱分析与杂散预测软件包

直接数字合成器(direct digital synthesizer,DDS)是近年来迅速发展起来的频率合成技术,具有频率分辨率高、频率捷变等诸多优点。但其缺点是杂散抑制性能较差。分析了理想DDS的频谱结构,给出了杂散频谱的产生机理,并据此开发了图形化的频谱分析与杂散预测软件包。测试结果与理论值的对比说明了该软件包的正确性,并对基于DDS技术的频率源设计具有一定的实用性和指导意义。     

分析直接数字频率合成器相位截断误差的新方法

通过分析直接数字频率合成器的工作过程，利用相位截断误差与频率控制截断字的关系，给出了频率控制截断字对杂散的分布及幅度的影响，提出了利用频率截断字计算杂散的方法，从而减小了频率混叠对计算杂散的影响。     

基于ADS仿真的P波段频综器设计与实现

针对某机载电子设备的需求,研制了低相噪、低杂散的P波段捷变频频综器.在提出频综器的总体设计方案的基础上,对P波段跳频基准模块的环路滤波器设计及杂散产生进行了探讨,运用ADS软件对P波段跳频基准模块的相位噪声、杂散及锁相时间进行了仿真设计,最后给出了工程实现结果.测试结果表明：各点单边带相噪总体优于110 dBc/Hz,杂散优于75 dBc,完全满足指标要求.     

低抖动锁相环对微加速度计时钟性能的改善

通过对微加速度计时钟电路的研究,并和传统RC振荡器进行比较,提出了一种用于微加速度计的低频率抖动(Low-Jitter)的电荷泵锁相环电路.该电路包括无死区的鉴频鉴相器(PFD)、低通滤波器(LPF)、电荷泵(CP)、压控振荡器(VCO)及分频器组成.仿真验证,电荷泵锁相环电路使微加速度计系统时钟的频率抖动从0.5 kHz改善为0.1 kHz以下,从而提高了微加速度计的噪声性能和灵敏度.     

杂散抑制比对跳频通信系统的影响

快速跳频通信技术中的杂散抑制与快速换频是一对相互制约的矛盾。本文结合销相式跳频频率合成器的研制,讨论了环路中的杂散现象,分析了杂散输出对FSK-FH通信系统检测性能的影响,导出了一种定量计算FSK-FH通信技术中杂散抑制比的有效方法。结果表明,为了保证FSK-FH通信系统正常工作,杂散抑制比指标必须至少大于50dB,其结果对工程设计中频率合成器环路中杂散抑制比的合理选择及有效提高换频速度提供了理论依据。     

提高集成锁相频率综合器频率分辨力的同步控制方法

从模拟雷达中频信号的要求出发，提出采用改变集成锁相频率合成器参考分频比Ｒ和反馈分频比Ｍ的同步控制方法，使输出频率间隔由参考频率的１／Ｒ变为１／Ｒ２，大大扩展了数字集成锁相频率合成器的应用领域。     

伪随机序列快速跳频频率合成器的研制

军用跳频通信系统为了提高抗干扰能力和达到高的通信性能,要求跳频频率合成器具有高的跳频速度、低的相位噪声和杂散电平,同时输出频率按照伪随机序列跳变.本文介绍了一种伪随机序列快速跳频频率合成器.本跳频频率合成器采用直接数字频率合成技术(DDS)和锁相频率合成技术(PLL)相混合的形式产生高精度、高稳定的频率输出.该频率合成器的输出频率按m序列快速跳变,输出信号带宽为:350～510MHz,相位噪声优于-90dBC/Hz/1KHz,杂散电平优于-60dB.该频率合成器能应用于军用跳频通信系统,改善通信系统的抗干扰能力.     

UHF频段跳频频率合成器的研制

本文给出了一种新颖的UHF频段锁相式跳频频率合成器,具有宽的频带,跳频的频率捕获时间小于0.5毫秒,可用于500跳/秒的中高速跳频电台。     

弧齿锥齿轮的模态分析

以某电动角磨机内齿轮为参照,通过三维机械设计软件SolidWorks构建弧齿锥齿轮模型,运用有限元分析软件ANSYS对齿轮进行模态分析,得到齿轮的固有频率和主振型,为齿轮系统的动态设计提供一定的参考.