数字滤波在无线电载波跟踪环中的应用

提出了一种用数字滤波方法提取飞行品多普勒频率的方法，采用二阶锁相环捕获多普勒频率，用三阶锁相环进行载波跟踪和滤波，环路滤波由数字滤波器实现，多普勒频率fd可直接从环路数控振荡器DCO中提取，环路可由计算机进行频率预置、引导。在无线电统一载波测控系统接收机子系统中应用，效果良好。     

一种频率自适应滑动平均滤波器的电网同步方法

针对电网电压畸变条件下电力电子变流器的同步锁相问题,提出一种基于频率自适应滑动平均滤波原理的同步锁相(MA-PLL)方法.该方法在传统的同步锁相环基础上,利用滑动平均滤波器在零点频率处的高衰减性能,消除畸变电网条件下电压谐波及不平衡分量对同步锁相的精度影响;采用频率自适应和幅值归一化方法,提高锁相环在电网电压频率变化与幅值波动时的跟踪性能;采用小信号分析法,对锁相环系数进行设计和选取,提高锁相环的动态响应.实验结果表明:在电网电压畸变、不平衡以及频率变化情况下,提出的方法均能准确快速地获得电网的相位和频率信息.     

CMOS锁相环中快速鉴相鉴频器的设计

摘要：为了实现高速锁相环电路,通过分析经典CMOS锁相环的鉴相鉴频器,针对其延迟时间过长的问题,设计了可用于CMOS锁相环中的快速鉴相鉴频器．整个电路采用了0．13μmCMOS工艺,通过HSpice仿真软件测试表明,该快速鉴相鉴频器与经典鉴相鉴频器相比,延迟时间可以缩短一半．     

X~Ku波段宽覆盖捷变频频率合成器研制

提出了一种宽相对覆盖、低相位噪声的捷变频频率合成方法。该方法首先利用混频锁相环方法进行宽带锁相得到低相噪性能与捷变频性能,进而针对混频锁相环在宽覆盖情况下环路带宽急剧变化而导致系统相噪和捷变频性能下降的问题,提出实时调节锁相环电路的鉴相增益,以对压控振荡器的等效压控增益非线性进行补偿,从而实现在宽覆盖范围内锁相环环路带宽基本保持恒定,即确保所覆盖范围内低相噪性能与捷变频性能的一致性。基于本方法研制实现的11.1~13.1 GHz,最小步进10 MHz的宽覆盖合成器全范围环路带宽基本保持在600 kHz,输出信号相噪优于-83 dBc/Hz@1kHz,捷变频时间小于10 μs。     

有源二阶锁相环路滤波器设计

为了改善锁相环频率合成器的性能,对有源二阶锁相环路滤波器的设计方法进行了总结与归纳.根据环路滤波器传递函数和单环锁相系统传输函数,通过工程算法计算环路滤波器各个参数,分析了不同环路带宽和杂散因素等对环路滤波器设计的影响.以单环锁相环为例,对有源二阶锁相环路滤波器进行了设计,运用ADS软件进行仿真,对结果加以对比分析,证明该环路滤波器能使锁相环频率合成器满足低杂散、低相噪、快速锁定的性能要求.     

Ka波段低相噪锁相频率合成源的研制

本文介绍了依据小型化、低相位噪声原则设计的毫米波锁相频率合成源。在实现方案中,采用微波锁相倍频至毫米波的方法。该频率合成源通过选用高性能的微波脉冲取样锁相源与数字锁相频率合成源相结合的方法,使研制成功的毫米波频率合成源具有体积小、相位噪声低、跳频时间快、可靠性好等特点,可适应于机载、弹载及毫米波通信领域。     

基于频率自适应滤波器的单相锁相环

单相电网的锁相自由度不足和电网频率变化导致相位检测存在稳态误差,针对上述问题,研究了一种基于频率自适应滤波器的锁相环.首先分析了滤波器的特性及其频率自适应机制,然后阐述了锁相环控制系统的关键参数整定方法,最后对所提的锁相环进行了仿真研究.研究结果表明:基于频率自适应滤波器的单相锁相环能够精确检测电网的相位和频率,并能有效消除因电网频率变化而导致的相位检测误差.电网含谐波电压和频率变化时的仿真结果均证明了所研究锁相环的可行性和有效性.     

高频快速锁相源设计

无线通讯中高性能频率源具有重要的作用，在雷达、通信设备、电子侦察的构成中占据核心地位，本文提出的锁相环频率合成器具有很多优点，比较突出的表现为信号频率高、功耗小、体积不大、具有很高的频率变化速度。锁相环频率合成器这一装置的主要用途就是对相位锁定。跳频源的设计主要依靠锁相技术来完成，主要采取ADF4112复合D/A转换器MAX538的模式。其输出频率基本满足7.8~8.6GHz左右连续可调，进而在更大范围内实现了锁相环路输出频率的可调性，为扩频通信领域关于源设计提供了有益借鉴。     

飞行器测控系统捕获参数应用策略研究

飞行器测控系统的捕获过程中,测控信号的频率动态及电平动态的变化较为复杂.作者分析了测控目标的运动特性与测控信号的频率动态特性及电平动态特性的关系,并从锁相环基本理论出发,设计了飞行器遥测、遥控与跟踪系统中的锁相接收机环路等效噪声带宽、发射机上行频率扫描范围等参数的应用原则及方法.     

W波段小型化锁相源

根据基波锁相、谐波提取的思想,采用双环数字锁相方式,实现了W波段二次谐波耿氏锁相振荡器;分析了混频锁相环中输出端口与中频端口相位抖动的关系,指出了从自身中频端口测试相噪的局限性。该锁相源频率为93 GHz,射频偏离载波50 KHz时,相噪为-70 dBc/Hz,输出功率大于10 mW,可用于本振等小功率场合     

改进的基于四象限反正切函数的鉴别器算法

为了解决GPS接收机载波跟踪环路中鉴别器算法运算量大的问题,提出了一种改进的锁相环和锁频环共用四象限反正切函数单元的鉴别器算法。环路通过共用的四象限反正切函数单元和校正函数,使得锁相环对导航数据跳变不敏感,锁频环能够克服频率调整模糊度。此外,还在加性高斯白噪声条件下通过仿真对鉴别器算法中的参数设置问题进行了讨论。理论分析对比和仿真实验表明:该改进的鉴别器算法不但具有良好的鉴相和鉴频能力,而且与传统鉴别器算法相比具有运算量小、复杂度低的特点,从而达到提高载波跟踪环路的运算速度,减少系统资源占用的目的。     

锁相跳频源的极值相位裕量设计法

针对电流型电荷泵PLL频率综合器芯片,提出一种称为极值相位裕量的无源环路滤波器方案和设计方法。使PLL频率合成器成为2型(3~4)阶环;论证了设计公式,并用良好设计方法研制了一个L波段的跳频源。该跳频源在相位噪声、调频速度和杂散抑制等方面的性能指标较高。     

采用DDS+PLL技术实现S波段频率合成的一种方法

分析了现有的DDS与PLL混合电路方案实现频率合成的优缺点,提出了一种用DDS与PLL混合电路实现S波段频率合成的新方法。给出了一个示例,并用CAD工具进行了仿真与优化     

VSC-HVDC控制系统分析

介绍基于电压源换流器的高压直流输电系统(VSC-HVDC)的基本原理,分析两端有源交流电网互联的VSC-HVDC系统(包括内环控制回路、外环控制回路、锁相环),设计控制方案.并在MATLAB/SIMULINK中建立基于该系统的仿真模型,分析稳态条件下的扰动响应,仿真结果表明:该方案能及时响应各种扰动,具有良好的稳定性和...     

短波接收机数字锁相频率合成器的设计

提出了基于DDS/PLL混合的频率合成器的设计方案,给出了主要的硬件选择,并且对该频率合成器的杂波抑制和相位噪声进行了分析,最后对样机的性能进行了测试,结果表明该频率合成器具有很好的性能,可应用于短波接收机中。     

低相噪频率合成器的设计与仿真

为了获得低相位噪声和高集成度频率源,设计了基于锁相环的频率合成器。利用ADS射频仿真软件,对锁定时间和相位噪声进行仿真,确定设计满足指标要求。用集成VCO的锁相环芯片ADF4360-7进行硬件测试,锁定频率在434MHz,功率达到1dBm,相位噪声为-87dBc/Hz@10kHz。此频率源指标满足大多数测量和通信系统要求,可在射频电路中推广使用。     

锁相环在智能超声电源中的应用

简要介绍了锁相环的工作原理，并采用PIC16C73单片机、8254可编程计数器、74HC4046合成了分辨率为4Hz的超声频率，单片机通过检测超声电源负载的电流、电压相位差来改变74HC4046的输出频率，以达到跟踪振动系统的谐振频率的目的。     

猝发式直扩系统载波同步技术研究

为了解决猝发式直扩系统中大频偏情况下信号载波的捕获和跟踪问题,该文提出了一种集扫频、锁频环和锁相环技术相结合的载波同步方案.在理论上对该方案进行详细分析后,基于MATLAB平台进行方案的仿真验证.结果表明,该方案可以满足系统设计要求,具有较高的实际应用价值.     

基于CORDIC算法的频谱分析技术研究

讨论了数字检波的工作原理,提出了基于CORDIC算法的数字检波方案。根据该方案,使用FPGA实现了基于CORDIC算法的数字检波器。通过在VXI全数字中频实时宽带射频频谱分析仪中实验验证,基于CORDIC算法的数字检波器是可行的。它与数字下变频器结合可以得到高测量精度和动态范围,其带内一致性可达到±0.01 dB,测试动态范围可扩展到100dB。如果数字下变频器和基于DSP的高精度细化FFT分析相结合,测试频率分辨率可达到0.03 Hz。     

甚高频信号源的设计

为了给小型信标模拟器提供甚高频载波,利用锁相环（phase loop lock,PLL）频率合成原理,使用集成锁相频率合成器ADF4360-8设计甚高频（ultra high frequency,UHF）信号源,详述了电路的硬件设计,简要介绍了软件设计。实验结果表明,频率误差小于±0.002%,达到了预期的技术指标。