一种3.1~10.6GHz超宽带低噪声放大器设计

设计了一种基于TSMC 0.13μm CMOS工艺,用于3.1～10.6GHz带宽的CMOS低噪声放大器。输入级采用共栅极结构,在宽频带内能较好地完成输入匹配。放大级采用共源共栅结构,为整个电路提供合适的增益。输出则采用源极输出器来进行输出匹配。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在3.1GHz～10.6GHz带宽内,放大器的电源电压在1.2V时,噪声系数低于2.5dB,增益为20.5dB,整个电路功耗为8mW。     

提高共源共栅CMOS功率放大器效率的方法

利用共源共栅电感可以提高共源共栅结构功率放大器的效率。这里描述了一种采用共源共栅电感提高效率的5.25 GHz WLAN的功率放大器的设计方法,使用CMOS工艺设计了两级全差分放大电路,在此基础上设计输入输出匹配网络,然后使用ADS软件进行整体仿真,结果表明在1.8 V电源电压下,电路改进后与改进前相比较,用来表示功率放大器效率的功率附加效率(PAE)提高了两个百分比。最后给出了功放版图。     

一种915 MHz 0.18 μm CMOS增益可变的功率放大器

针对射频前端发射距离的不确定性,设计了一款基于0.18 μm CMOS工艺的增益可变功率放大器。该功率放大器的中心工作频率为915 MHz,工作在AB类,采用两级单端共源共栅结构。输入级采用类似开关功能的栅压,控制3个并联的共源共栅结构输出管的导通,得到增益和输出功率可变的功率放大器。仿真结果表明,在输入级1.8 V和输出级3.3 V的电源电压下,该功率放大器功率增益范围为9~25.8 dB,1 dB压缩点处的最大输出功率为21.47 dBm,最大功率附加效率为29.6%。该放大器的版图面积为(1.4×1.2) mm²。     

基于提高效率方法的CMOS功率放大器设计

利用共源共栅电感可以提高共源共栅结构功率放大器的效率。这里描述了一种采用共源共栅电感提高效率的5.25GHz WLAN的功率放大器的设计方法,使用CMOS工艺设计了两级全差分放大电路,在此基础上设计输入输出匹配网络,然后使用ADS软件进行整体仿真,结果表明在1.8V电源电压下,电路改进后于改进前相比较,用来表示功率放大器效率的功率附加效率（PAE）提高了两个百分比。最后给出了功放版图。     

2～18 GHz GaAs超宽带低噪声放大器MMIC

基于90 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计并制备了一款2～18 GHz的超宽带低噪声放大器(LNA)单片微波集成电路(MMIC)。该款放大器具有两级共源共栅级联结构，通过负反馈实现了超宽带内的增益平坦设计。在共栅晶体管的栅极增加接地电容，提高了放大器的高频输出阻抗，进而拓宽了带宽，提高了高频增益，并降低了噪声。在片测试结果表明，在5 V单电源电压下，在2～18 GHz内该低噪声放大器小信号增益约为26.5 dB,增益平坦度小于±1 dB,1 dB压缩点输出功率大于13.5 dBm,噪声系数小于1.5 dB,输入、输出回波损耗均小于-10 dB,工作电流为100 mA,芯片面积为2 mm×1 mm。该超宽带低噪声放大器可应用于雷达接收机系统中，有利于接收机带宽、噪声系数和体积等的优化。     

2.4GHz可变增益CMOS跨阻放大器设计

设计了一种2.4 GHz低功耗可变增益跨阻放大器.该放大器为两级放大结构,主要应用于电流模式发射机后端的电流-电压信号转换及放大.第一级放大使用电流复用结构,第二级放大使用共源共栅差分结构.通过控制第一级的跨阻式反馈电阻的大小及第二级偏置电压的大小,在基本不影响输入、输出匹配的情况下,可以得到连续15 dB的增益变化范围.在2.4 GHz及高增益模式下,增益可达18.27 dB,噪声仅为1.061 dB,功耗也仅为6.38 mW.     

基于GaAs PHEMT工艺的60~90GHz功率放大器MMIC

研制了一款60~90 GHz功率放大器单片微波集成电路(MMIC),该MMIC采用平衡式放大结构,在较宽的频带内获得了平坦的增益、较高的输出功率及良好的输入输出驻波比(VSWR)。采用GaAs赝配高电子迁移率晶体管(PHEMT)标准工艺进行了流片,在片测试结果表明,在栅极电压为-0.3 V、漏极电压为+3 V、频率为60~90 GHz时,功率放大器MMIC的小信号增益大于13 dB,在71~76 GHz和81~86 GHz典型应用频段,功率放大器的小信号增益均大于15 dB。载体测试结果表明,栅极电压为-0.3 V、漏极电压为+3 V、频率为60~90 GHz时,该功率放大器MMIC饱和输出功率大于17.5 dBm,在71~76 GHz和81~86 GHz典型应用频段,其饱和输出功率可达到20 dBm。该功率放大器MMIC尺寸为5.25 mm×2.10 mm。     

基于GaAs pHEMT的1.0～2.4 GHz放大衰减多功能芯片

基于0.25 μm GaAs赝高电子迁移晶体管(pHEMT)工艺,研制了一种1.0～2.4 GHz的放大衰减多功能芯片,该芯片具有低噪声、高线性度和增益可数控调节等特点。电路由第一级低噪声放大器、4位数控衰减器、第二级低噪声放大器依次级联构成,同时在片上集成了TTL驱动电路。为获得较大的增益和良好的线性度,两级低噪声放大器均采用共源共栅结构(Cascode)。测试结果表明,在1.0～2.4 GHz频带范围内,该芯片基态小信号增益约为36 dB,噪声系数小于1.8 dB,输出1 dB压缩点功率大于16 dBm,增益调节范围为15 dB,调节步进1 dB,衰减RMS误差小于0.3 dB,输入输出电压驻波比小于1.5。其中放大器采用单电源+5 V供电,静态电流小于110 mA,TTL驱动电路采用-5 V供电,静态功耗小于3 mA。整个芯片的尺寸为3.5 mm×1.5 mm×0.1 mm。     

一款高增益宽带低噪声放大器的设计

采用0.5μm GaAs E-PHEMT工艺设计了一款0.5～5 GHz高增益宽带低噪声放大器芯片.该放大器采用三级共源结构,运用负反馈技术有效地进行了输入输出阻抗匹配,针对高频增益不足问题,在共栅晶体管的栅极到地之间增加栅极电容,提高了高频增益,改善了增益平坦度,拓展了带宽.同时,放大器前两级应用电流复用技术,大大降...     

一种0.15 μm GaAs pHEMT高效率功率放大器

基于0.15 μm GaAs(D-Mode)pHEMT工艺,采用多级级联的方式,设计了一种中心频率为2.4 GHz的高效率功率放大器。采用两级级联放大结构,驱动级采用共源结构,提高了输出功率和线性度。功率级采用自偏置技术共源共栅结构,增益和效率得到提升。工作模式分别为A类和AB类。版图面积为1.45 mm²。仿真结果表明,在驱动级电路工作于5 V、功率级电路工作于10 V、频率为2.4 GHz的条件下,1 dB压缩点功率为31.99 dBm,最大输出功率为32.01 dBm,小信号增益为30.51 dB,功率附加效率为40.74%。输入功率为1.48 dBm时,在1.94~2.82 GHz频带内,输出功率为30.29~32.07 dBm,功率附加效率为30%~41.9%,小信号增益峰值为31.97 dB,3 dB带宽为880 MHz。     

C波段高效率高线性GaN MMIC功率放大器

基于SiC衬底0.25μm GaN HEMT工艺,设计实现了一款C波段、高效率和高线性的单片微波集成电路(MMIC)功率放大器。通过优化电路匹配结构,选择合适的有源器件和恰当的直流偏置条件,实现低视频漏极阻抗;利用后级增益压缩和前级增益扩张对消等手段,实现高功率附加效率和好的线性指标。功率放大器芯片尺寸为2.35 mm×1.40 mm。芯片测试结果表明,在3.7~4.2 GHz频率范围内,漏极电压28 V、末级栅极电压-2.2 V、前级栅极电压-1.8 V和连续波条件下,该功率放大器的小信号增益大于25 dB,大信号增益大于20 dB,饱和输出功率大于39 dBm,在输出功率回退至32 dBm时,功率附加效率大于30%,三阶交调失真小于-37 dBc。     

一种用于采保电路的宽带高增益放大器的设计

分析了跨导运算放大器的电路结构,采用两级放大电路,考虑到全差分结构中要使用共模反馈,用共源共基和共源共栅电路来实现电路的设计.同时对部分性能指标进行了优化,其中包括增益非线性引入的误差和不完全建立误差.设计了一种宽带高增益跨导放大器,利用0.35 μm Bi CMOS工艺条件下,Spectre仿真得到运算放大器的开环增益大于60 dB,单位增益带宽可达2.1 GHz,输出摆幅能达到1.5 V.     

一种65 nm CMOS 60 GHz高增益功率放大器

设计了一种基于65 nm CMOS工艺的60 GHz功率放大器。采用共源共栅结构与电容中和共源级结构相结合的方式来提高功率放大器的增益,并采用两路差分结构来提高输出功率。采用片上变压器作为输入/输出匹配及级间匹配,以减小芯片的面积,从而降低成本。采用Cadence、ADS和Momentum等软件进行联合仿真。后仿真结果表明,在工作频段为60 GHz时,最大小信号增益为26 dB,最大功率附加效率为18.6%,饱和输出功率为15.2 dBm。该功率放大器具有高增益、高效率、低成本等优点。     

2.4GHz 0.35-μm CMOS全集成线性功率放大器设计

片上系统射频功率放大器是射频前端的重要单元.通过分析和对比各类功率放大器的特点,电路采用SMIC0.35-μm CMOS工艺设计2.4 GHz WLAN全集成线性功率放大器.论文中设计的功率放大器采用不同结构的两级放大,驱动级采用共源共栅A类结构组成,输出级采用共源级大MOSFET管组成.电路采用SMIC 0.35-μ...     

一种用于Σ-Δ A/D转换器的运算放大器设计

设计了一种用于Σ-ΔA/D转换器的运算放大器,该运算放大器采用两级全差分折叠式共源共栅结构.运用动态频率补偿技术,实现两种工作状态下的频率补偿.提出一种新型共模反馈(CMFB)方案,使共模电平获得较高的稳定度.整个运放电路采用0.35μm标准CMOS工艺,电源电压为5V.仿真结果表明,在5V电压下,运放的直流增益为120.5dB,输出摆幅为±4.2V.     

基于数字修调技术的宽带高增益运算放大器

设计了一种基于数字修调技术的宽带高增益运算放大器,介绍了宽带高增益放大器在高速跟踪保持电路中的应用.该运算放大器采用两级放大电路-共源共基和共源共栅结构实现.基于0.35 μm BiCMOS工艺仿真验证,运放开环增益大于60 dB,单位增益带宽大于2.1 GHz,输出摆幅可达1.5 V.     

DC～70GHz GaAs超宽带放大器MMIC

基于90 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺研制了一款DC～70 GHz超宽带放大器单片微波集成电路(MMIC)。采用6级共源共栅结构，拓展了超宽带放大器MMIC的带宽，提高了其增益。在共源共栅PHEMT之间引入一条调谐微带线作为调谐电感，改善了超宽带放大器MMIC的增益平坦度。在片测试结果表明，该放大器MMIC在DC～70 GHz内，小信号增益大于8.3 dB,增益平坦度典型值为±1 dB,饱和输出功率大于13 dBm。在50 GHz以下噪声系数小于5 dB,在70 GHz的噪声系数为8.5 dB。该放大器MMIC的工作电压为8 V,电流为70 mA,包含射频压点与直流压点的芯片尺寸为1.39 mm×1.11 mm。     

一种全差分增益自举运算放大器的设计

设计实现了一种具有高增益大带宽的全差分增益自举运算放大器,适用于高速高精度流水线模数转换器采保电路的应用.增益自举放大器的主放大器和子放大器均采用折叠共源共栅式全差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压.该放大器工作在3.0 V电源电压下,单端负载为2pF,采用0.18Wn CMOS工艺库对电路进行仿真,结果显示该放大器的直流增益可达到112dB,单位增益带宽为1.17GHz.     

一种用于5G通信的高稳定双模功率放大器

采用国产40 nm CMOS工艺,设计了一种用于5G通信的28 GHz双模功率放大器。功率级采用大尺寸晶体管,获得了高饱和输出功率。采用无中心抽头变压器,消除了大尺寸晶体管带来的共模振荡问题。在共源共栅结构的共栅管栅端加入大电阻,提高了共源共栅结构的高频稳定性。采用共栅短接技术,解决了大电阻引起的差模增益恶化问题。在级间匹配网络中采用变容管调节,实现了双模式工作,分别获得了高功率增益和高带宽。电路后仿真结果表明,在高增益模式下,该双模功率放大器获得了20.8 dBm的饱和输出功率、24.5%的功率附加效率和28.1 dB的功率增益。在高带宽模式下,获得了20.6 dBm的饱和输出功率、22.6%的功率附加效率和12.2 GHz的3 dB带宽。     

一种130~150 GHz毫米波低噪声放大器

基于65 nm CMOS工艺,设计了一种工作于130~150 GHz的毫米波低噪声放大器(LNA),它采用五级级联共源组态的拓扑结构。第一级电路采用最小噪声匹配,保证了放大器的噪声性能。后级电路采用最大增益匹配,保证电路具有较高的增益。对无源器件进行了结构优化,电感的品质因数在140 GHz处达到15以上。仿真结果表明,在1.2 V电源电压、0.45 V栅极偏置电压下,该LNA的直流功耗为54.1 mW。在130~150 GHz频带内,噪声系数小于7.5 dB,增益大于18 dB。芯片尺寸为0.5 mm×0.3 mm。该LNA有望被应用于D波段接收系统中。