一种非对称欠压锁定电路设计

传统带隙基准结构的欠压锁定(UVLO)电路存在结构复杂、温漂特性差、功耗高等缺陷。为精准实现低温漂,提出了一种欠压锁定电路结构,该结构基于差分放大器的非对称性产生滞回电压,进而降低了阈值电压的温度敏感性,提高了阈值电压的精度。该欠压保护电路通过反馈控制法产生了上、下门限阈值电压,克服了单个阈值抗干扰能力差的缺点。电路基于0.18μm BCD工艺设计,仿真结果表明：当电源电压高于上门限阈值电压(V_IH)2.2 V时,芯片系统正常工作;当电源电压低于下门限阈值电压2.01 V时,芯片系统被关断;在-55～+125℃温度范围内,该电路的滞回电压为0.19 V,V_IH温漂为0.01 V,滞回电压温漂为0.07 V,且该欠压锁定电路的功耗在3 V电源下为9.54μW。     

带补偿网络的高精度LED恒流驱动电路的设计

为满足LED显示驱动芯片的要求,采用CSMC 0.5μm CMOS数模混合工艺,设计了LED恒流驱动电路。采用补偿网络与高精度电流镜,改善电路的瞬态响应并提高输出电流的精度。该电路可利用外接电阻调节恒流输出的大小,电流输出范围为3 mA～40 mA。利用Spectre在不同工艺角下对电路进行仿真,电源电压从4.5 V～5.5 V变化时,电流的最大变化率为1.62%;温度变化范围为-40℃～85℃时,最大温度系数为58.84×10-6,外接电压由2 V～6 V变化时,电流最大变化率为2.23%,驱动电路性能良好。     

一种高精度二阶温度补偿带隙基准电路设计

基于通过负温度系数电压控制工作于亚阈值区MOS管栅压产生随温度变化的补偿电流原理,采用中芯国际0.18μm CMOS工艺,设计了一款高精度二阶温度补偿带隙基准电压源。测试结果表明,当电源电压大于1.6V时,电路能够产生稳定的1.21V输出电压;在电源电压为1.6~3.4V,-20~135℃温度范围内,最小温度系数为2×10-6/℃,最大温度系数为3.2×10-6/℃;当电源电压在1.6~3.4V之间变化时,输出电压偏差为0.6mV,电源调整率为0.34mV/V;在1.8V电源电压下,电源抑制比为69dB,因此能够适应于高精度基准源。     

一种用于A/D转换器的低电压CMOS带隙电压基准源

设计了一种在1V电压下正常工作的用于A/D转换器的低功耗高精度的CMOS带隙电压基准.电路主要包括了一个带隙基准和一个运放电路,而且软启动电路不消耗静态电流.电路采用0.18μm CMOS工艺设计.仿真结果显示,温度从-40~125°C,温度系数约为1.93ppm/°C,同时电源抑制比在10kHz时为38.18dB.电源电压从0.9V到3.4V变化时,输出电压波动保持在0.17%以内;电路消耗总电流为5.18μA.     

一种低功耗、高稳定性的无片外电容线性稳压器

本文研究并设计了输出电压3.3V,最大输出电流为150mA的CMOS无片外电容的低压差线性稳压器(Off-chipcapacitor-free Low-dropout Voltage Regulator,LDO).该LDO采用了NMC(Nested Miller Compensation)频率补偿技术保证了系统的稳定性.另外,采用大电容环路和SRE(Slew Rate Enhancement)电路抑制输出电压的跳变,改善了瞬态响应.电路采用了低功耗设计技术.采用CSMC 0.5μm CMOS混合信号工艺模型仿真表明:整个LDO的静态电流仅为3.8μA;最差情况下的相位裕度约为88.50;在5V工作电压下,当负载电流在1μs内从150mA下降到1mA时,输出电压变化仅为140mV;在负载电流150mA的情况下,当电源电压在5μs内从3.5V跳变至5V时,输出电压变化也仅为140mV.     

通用IC

-48V热插拔控制器Linear Technology公司的LT4250HOT SWOPTM控制器允许从带电背板上插拔高电压电路板,不会损坏连接器,也不会影响背板电源。LT4250可避免输入电压跃变和尖峰电流对电路板的影响。可编程启动电流限制、短路电流限制和可编程过压/欠压保护特性,使其广泛适用于电信和网络应用。LT4250主要特性包括：允许从-48V带电背板上热插拔电路板;发生电压跃变和尖峰电流时断开电路;可编程启动和短路电流限制;工作电压-20V～-80V,可编程过压保护和欠压锁定;Bellcore兼容的ON/OFF阈值;电源良好控制输出等。封装为8引脚P…     

一种低压CMOS亚阈型PTAT基准源

设计了一款工作在低电源电压且与绝对温度成正比(PTAT)的基准电路;采用衬底偏置技术、电阻分压作为PMOS放大器的输入和用工作在亚阈值区的NMOS管代替衬底PNP管三种方法,使得该电路可以在低电源电压下工作,且工作电流较小。该电路采用CSMC 0.6μm2P2 M工艺,电源电压为1.2 V、温度为0~100℃时,输出电压的温度系数为0.912 mV/K,电源电流为6.8μA;当电源电压在1.1~2.0 V变化时,室温下的输出电压是461.4±0.4 mV。     

低杂散锁相环中的电荷泵设计

用TSMC 0.18μm CMOS工艺设计并实现了一种电荷泵电路.传统的电荷泵电路中充放电电流有较大的电流失配,电流失配导致相位偏差,从而引起杂散并降低了锁相环的锁定范围.文中采用与电源无关的基准电流源电路,运用运算放大器和自偏置高摆幅共源共栅电流镜电路实现了充放电电流的高度匹配,从而降低了杂散.测试结果表明:电源电压1.8V时,电荷泵电流为0.475mA,在0.3～1.6V输出电压范围内电流失配小于10mA,功耗为6.8mW.     

一种高速低功耗的欠压锁定电路

设计了一种高速低功耗的欠压锁定电路。在迟滞比较器的输出级采用轨对轨输入共源放大器电路,检测VUVLO由高电平跳变为低电平的过程,自适应地控制输出级的尾电流源大小,以减小输出建立时间,使得后级电路能够快速响应电源变化。基于华虹0.35 μm BCD工艺进行设计与仿真,结果表明,在输出级的尾电流大小为1.3 μA时,相比传统电路,该电路能减少30%的输出建立时间。这不仅降低了功耗,还提高了电路响应速度。     

一种基于亚阈值MOSFET的140mV 0.8μA电压基准

——本文提出了一种基于亚阈值MOSFET的CMOS电压基准电路,它采用了与温度相关的阈值电压、峰值电流镜和亚阈值技术。此基准结构只由MOS晶体管和电阻组成,已经在SMIC 0.13μm CMOS工艺线上通过了流片验证。实验结果表明,基准电压输出在电源电压从0.5V变化到1.2V时具有2mV的变化,温度从-20℃变化到120℃时具有0.8mV的变化。该电路在室温时输出140mV,并且消耗电源电流仅为0.8uA,芯片面积占有0.019mm²。     

一种新颖的多值基准输出缓冲器设计

对比分析了不同结构的传统多值基准输出缓冲器,提出了一种新颖的多值基准输出缓冲器结构.采用PMOS输出结构提高了输出电压摆幅,利用低输出阻抗结构加快了瞬态响应速度,解决了传统结构无法兼具高输出与快响应的矛盾,电路功耗低、易补偿.基于0.15 μm标准CMOS工艺,用Hspice软件对电路进行仿真.仿真结果表明,当电源电压...     

高电源电压抑制比基准电压源的设计

在此通过对带隙基准电压源电路进行建模分析,针对逆变电路的中低频使用环境,设计了一个应用于高压逆变器电路中的高电源电压抑制比,低温度系数的带隙基准电压源。该电路采用1μm,700 V高压CMOS工艺,在5 V供电电压的基础上,采用一阶温度补偿,并通过设计高开环增益共源共栅两级放大器来提高电源电压抑制比,同时使用宽幅镜像电流偏置解决因共源共栅引起的输出摆幅变小的问题。基准电压源正常输出电压为2.394 V,温度系数为8 ppm/℃,中低频电压抑制比均可达到-112 dB。     

一种高精度BiCMOS电流模带隙基准源

采用Xfab0.35μmBiCMOS工艺设计了一种高电源抑制比（PSRR）、低温漂、输出0.5V的带隙基准源电路。该设计中,电路采用新型电流模带隙基准,解决了传统电流模带隙基准的第三简并态的问题,且实现了较低的基准电压;增加了修调电路,实现了基准电压的微调。利用Cadence软件对其进行仿真验证,其结果显示,当温度在-40～＋120℃范围内变化时,输出基准电压的温度系数为15ppm/℃;电源电压在2～4V范围内变化时,基准电压摆动小于0.06mV;低频下具有-102.6dB的PSRR,40kHz前电源抑制比仍小于-100dB。     

一种超低功耗基准电压源设计

设计了一种用于超低功耗线性稳压器电路的基准电压源,研究了NMOSFET阈值电压的温度特性。采用耗尽/增强型电压基准结构,显著降低了功耗。采用共源共栅型结构,提高了电源抑制比。设计了数模混合集成熔丝修调网络,优化了输出电压精度和温漂。电路基于0.35μm CMOS工艺实现。仿真结果表明,在2.2~5.5 V输入电压下,基准电压为814 mV,精度可达±1%。在-40℃~125℃范围内,温漂系数为2.52×10-5/℃。低频下,电源抑制比为-99.17 dB,静态电流低至27.4 nA。     

一种高精度CMOS带隙基准电路的设计

采用ASMC0.35μm CMOS工艺设计了低功耗、高电源抑制比(PSRR)、低温漂、输出1V的带隙基准源电路。该设计中,偏置电压采用级联自偏置结构,运放的输出作为驱动的同时也作为自身电流源的驱动,实现了与绝对温度成正比(PTAT)温度补偿。通过对其进行仿真验证,当温度在-40～125℃和电源电压在1.6～5V时,输出基准电压具有3.68×10-6/℃的温度系数,Vref摆动小于0.094mV;在低频时具有-114.6dB的PSRR,其中在1kHz时为-109.3dB,在10kHz时为-90.72dB。     

一款高精度低功耗电压基准的设计与实现

设计了一款高输出电压情况下的高精度低功耗电压基准电路.电路采用了比例采样负反馈结构达到较高和可控的输出电压,并利用曲率补偿电路极大地减小了输出电压的温度系数.针对较宽输入电压范围内的超低线性调整率规格,给出了多级带隙级联的电路结构.针对功耗和超低负载调整率的问题,电路采用了基于运算放大器的限流模式和内置大尺寸横向扩散金属氧化物半导体(LDMOS)晶体管的设计.该电路在CSMC 0.25 μm高压BCD工艺条件下进行设计、仿真和流片,测试结果表明,该电压基准输出电压为3.3V,温度系数为19.4×10-6/℃,线性调整率为5.6 μV/V,负载调整率为23.3 μV/V,工作电流为45 μA.     

一种高电源抑制比带隙基准电压源的设计

设计了一种基于反馈电路的基准电压电路。通过正、负两路反馈使输出基准电压获得了高交流电源抑制比(PSRR),为后续电路提供了稳定的电压。采用NPN型三极管,有效消除了运放失调电压对带隙基准电压精度产生的影响,并对电路进行温度补偿,大大减小了温漂。整个电路采用0.35μm CMOS工艺实现,通过spectre仿真软件在室温27℃、工作电压为4 V的条件下进行仿真,带隙基准的输出电压为1.28 V,静态电流为2μA,在-20~80℃范围内其温度系数约为18.9×10-6/℃,交流PSRR约为-107 dB。     

A high efficiency charge pump circuit for low power applications

A high efficiency charge pump circuit is designed and realized. The charge transfer switch is biased by the additional capacitor and transistor to eliminate the influence of the threshold voltage. Moreover, the bulk of the switch transistor is dynamically biased so that the threshold voltage gets lower when it is turned on during charge transfer and gets higher when it is turned off. As a result, the efficiency of the charge pump circuit can be improved. A test chip has been implemented in a 0.18 μm 3.3 V standard CMOS process. The measured output voltage of the eight-pumping-stage charge pump is 9.8 V with each pumping capacitor of 0.5 pF at an output current of 0.18 μA, when the clock frequency is 780 kHz and the supply voltage is 2 V. The charge pump and the clock driver consume a total current of 2.9 μA from the power supply. This circuit is suitable for low power applications.     

Self-start-up fully integrated DC-DC step-up converter using body biasing technique for energy harvesting applications

An ultra-low power, self-start-up switched-capacitor Two Branch Charge Pump (TBCP) circuit for low power, low voltage, and battery-less implantable applications is proposed. In order to make feasible the low voltage operation, the proposed charge pump along with Non-Overlapped Clock generator (NOC) are designed working in sub-threshold region by using body biasing technique. A four-stage TBCP circuit is implemented with both NMOS and PMOS transistors to provide a direct load flow. This leads to a significant drop in reverse charge sharing and switching loss and accordingly improves pumping efficiency. A post-layout simulation of designed four-stage TBCP has been performed by using an auxiliary body biasing technique. Consequently, a low start-up voltage of 300 mV with a pumping efficiency of 95% for 1 pF load capacitance is achieved. The output voltage can rise up-to 1.88 V within 40 μs with 0.2% output voltage ripple in case of using 400 mV power supply. The designed circuit is implemented by 180-nm standard CMOS technology with an effective chip area of 130.5 μm × 141.8 μm while the whole circuit consumes just 3.2 μW.     

低温漂高PSRR新型带隙基准电压源的研制

利用带隙电压基准的基本原理,结合自偏置共源共栅电流镜以及适当的启动电路,设计了一种新型基准电压源。获得了一个低温度系数、高电源抑制比的电压基准。通过对输出端添加运算放大器,把带隙基准电路产生的1.2 V电压提高到3.5 V,提高了芯片性能。用Cadence软件和CSMC的0.5μm CMOS工艺进行了仿真,结果表明,当温度在-20～+120℃,温度系数为9.3×10-6/℃,直流时的电源抑制比为-82 dB。该基准电压源能够满足开关电源管理芯片的使用要求,并取得了较好的效果。