一种用于带通Σ-Δ调制器的25MHz低功耗开关电容谐振器

介绍了一种运用于带通Σ-Δ调制器的谐振频率为25MHz的低功耗开关电容DD谐振器电路.电路采用了运算放大器共享技术和双采样技术,同时对单元电路进行优化,达到功耗最小化.该谐振器电路采用SMIC 0.25μm混合信号CMOS工艺进行设计,整个电路模块面积仅为0.09mm2.测试结果表明,使用该谐振器电路的带通Σ-Δ调制器工作于100MHz采样频率时,对于信号带宽为1kHz的输入信号,调制器的输出在谐振频率处SFDR约为77dB.整个谐振器功耗为10.5mW.     

低电压Σ-Δ调制器关键技术及设计实例

介绍了低电压开关电容Σ-Δ调制器的实现难点及解决方案,并设计了一种1 V工作电压的Σ-Δ调制器.在0.18 μm CMOS工艺下,该Σ-Δ调制器采样频率为6.25 MHz,过采样比为156,信号带宽为20 kHz;在输入信号为5.149 kHz时,仿真得到Σ-Δ调制器的峰值信号噪声失真比达到102 dB,功耗约为5 mW.     

14-b400-ksps 2.5-mW连续时间Σ-Δ调制器

连续时间Σ-Δ调制器较之传统的开关电容Σ-Δ调制器具有更低的功耗、更小的面积,以及集成抗混叠滤波器等诸多优势。设计了一种应用于低中频GSM接收机的4阶单环单比特结构的连续时间Σ-Δ调制器。在调制器中,采用了开关电容D/A转换器,以降低时钟抖动对性能的影响。仿真结果显示,在1.8 V工作电压2、00 kHz信号带宽、0.18μm CMOS工艺条件下,采样频率21 MHz,动态范围(DR)超过90 dB,功耗不超过2.5 mW。     

基于开关电容技术的Σ-Δ调制器的设计

基于0.18μm标准CMOS工艺,设计并实现了一个单环三阶开关电容Σ-Δ调制器。电路采用具有加权前馈求和网络的积分器级联型拓扑结构,采用优化的具有正反馈的单级A类OTA来降低功耗。在设计中,采用电流优化技术来降低运算跨导放大器(OTA)的功耗。Σ-Δ调制器的过采样率为128,时钟频率为6.144 MHz,信号带宽为24 kHz,最大信噪比为100 dB,动态范围为103 dB。电路在1.8 V电源供电下功耗为2.87 mW。     

一种20 mW 12位5 MHz信号带宽连续时间Σ-Δ调制器

在SMIC 0.18 μm CMOS 工艺条件下,设计了一个可应用于无线通讯和视频领域的高带宽低功耗Σ-Δ调制器.该调制器采用连续时间环路滤波器,较之传统的开关电容滤波器,连续时间滤波器可大大降低功耗.其中,积分器补偿可减小运放有限单位增益带宽的影响.换句话说,在同等速度下也可以减小功耗.另外,加法器和量化器是通过跨导单元和梯形电阻结合在一起的,能在很高的频率下很好地工作.在采样时钟为200 MHz和过采样率为20的条件下,该调制器采用单环3阶4位量化结构.Hspice仿真验证表明,调制器达到5 MHz的信号带宽和75 dB的动态范围;在1.8 V电源电压下,其总功耗为20 mW.     

一种应用于音频的可重构Σ-Δ连续时间调制器

基于180 nm CMOS工艺,设计了一种应用于音频领域的可重构前馈式3阶Σ-Δ连续时间调制器。传统Σ-Δ连续时间调制器只有一种工作模式,而该设计利用可重构的积分器使Σ-Δ连续时间调制器具有高精度和低功耗两种工作模式。此外,采用的加法器提前技术减小了调制器功耗,负电阻补偿技术提高了调制器的SNDR,额外环路延时补偿技术提高了调制器的稳定性。仿真结果表明,在20 kHz信号带宽、1.8 V电源电压下,低功耗模式下调制器的SNDR为94.7 dB,功耗为291 μW;高精度模式下调制器的SNDR为108 dB,功耗为436.6 μW。     

用于单片集成热真空传感器的Σ-Δ调制器设计北大核心

设计了一款适用于集成热真空传感器的二阶1位Σ-Δ调制器。该调制器采用前馈通道抑制积分器的输出摆幅、降低谐波失真、提高动态范围。为了降低运算放大器的1/f噪声,积分器中引入相关双采样电路。利用Matlab/Simulink,分析运算放大器的非理想性对调制器性能的影响。调制器由全差分开关电容电路实现。仿真结果表明:在4 MHz采样频率和6.8 kHz信号输入频率-3、dBFS幅值下,电路的最大信噪比为86.9 dB,分辨率可达14位。调制器的有效面积为0.67 mm2。3 V电源电压供电时,功耗为12 mW,各项性能指标均满足设计要求。     

一种前馈架构的Σ-Δ调制器设计

基于40 nm CMOS工艺,设计了一种前馈架构的3阶1位量化离散时间Σ-Δ调制器。该调制器的信号带宽为100 kHz,过采样比为128。为了适应低电压环境,输入端开关采用栅压自举结构以提升采样信号的线性度,运算放大器采用两级结构以增加输出摆幅。为了降低系统功耗,比较器采用动态结构实现。仿真结果表明,在1.2 V电源电压下,该调制器的最高信噪比为88.1 dB,功耗为1.5 mW。     

用于单片集成热真空传感器的Σ-Δ调制器设计

设计了一款适用于集成热真空传感器的二阶1位Σ-Δ调制器.该调制器采用前馈通道抑制积分器的输出摆幅、降低谐波失真、提高动态范围.为了降低运算放大器的1/f噪声,积分器中引入相关双采样电路.利用Matlab/Simulink,分析运算放大器的非理想性对调制器性能的影响.调制器由全差分开关电容电路实现.仿真结果表明:在4 MHz采样频率和6.8 kHz信号输入频率、-3 dBFS幅值下,电路的最大信噪比为86.9 dB,分辨率可达14位.调制器的有效面积为0.67 mm2.3 V电源电压供电时,功耗为12 mW,各项性能指标均满足设计要求.     

一种高性能多位量化Σ-Δ调制器的设计

实现了一种适用于信号检测的低功耗Σ-Δ调制器。调制器采用2阶3位量化器结构,并使用数据加权平均算法降低多位DAC产生的非线性。调制器采用TSMC 0.18μm混合信号CMOS工艺实现。该调制器工作于1.8V电源电压,在50kHz信号带宽和12.8MHz采样频率下,整体功耗为3mW,整体版图尺寸为1.25mm×1.15mm。后仿真结果显示,在电容随机失配5‰的情况下,该调制器可以达到91.4dB的信噪失真比(SNDR)和93.6dB的动态范围(DR)。     

16位语音Δ-Σ调制器

介绍了一个应用于G.712语音编码的16位2 MHz采样率Δ-Σ调制器(SDM),利用Matlab优化调制器系数,并采用全差分开关电容共模反馈两级跨导放大器和动态比较器降低功耗.模拟结果显示:在2 MHz采样时钟下,输入4 kHz语音信号可获得101 dB信噪比输出,相当于16位精度.电路采用0.18 μm CMOS工艺实现,核心面积为340 μm × 160 μm.电路在1.8 V工作电压和2 MHz采样率下,总功耗约165.6 μW.     

Σ-Δ调制器在SIMULINK下的噪声模型

为了满足在行为级对Σ-Δ调制器进行完整仿真的需要,提出了在SIMULINK环境下Σ-Δ调制器的噪声模型,包括采样时钟抖动、开关热噪声(kT/C噪声)、运算放大器的有限增益、有限带宽、压摆及饱和电压等非理想因素。在给出具体噪声模型的基础上,构造出二阶Σ-Δ调制器模型。通过仿真,验证了噪声模型的正确性。     

一种0.18m单层多晶硅CMOS音频-调制器

设计了一种应用于18位高精度音频模数转换器(ADC)的三阶Σ-Δ调制器。调制器采用2-1级联结构,优化积分器的增益来提高调制器的动态范围。采用栅源自举技术设计输入信号采样开关,有效提高了采样电路的线性度。芯片采用中芯国际0.18μm混合信号CMOS工艺,在单层多晶硅条件的限制下,采用MIM电容,实现了高精度的Σ-Δ调制器电路。测试结果表明,在22.05kHz带宽内,信噪失真比(SNDR)和动态范围(DR)分别达到90dB和94dB。     

一种具有改进积分器结构的高阶Σ-Δ调制器

设计了一个五阶单回路Σ-Δ调制器,最高输入信号频率22kHz。通过改进积分器的结构,显著减小了开关电荷注入效应引起的调制器的谐波失真。整个电路采用0.6μmCMOS工艺设计。仿真显示,当采样频率为6MHz时,调制器的SNDR达到123dB,SNR超过125dB,满足18位A/D转换器的精度要求。     

三阶1-1-1级联Σ-Δ调制器的设计及仿真

采用MASH结构,设计了一款三阶(1-1-1)级联Σ-Δ调制器;讨论了各个模块的增益系数,设计了数字校正电路,并运用Matlab/Simulink对调制器进行了行为级仿真.当输入信号带宽为20 kHz,过采样比为64时,仿真模型得到87.7 dB的信噪比,精度为14.28位.与其他结构的调制器相比,该调制器更加稳定,动态范围更大,可应用于处理音频信号的A/D转换器.     

Σ-Δ调制器的非理想特性行为级建模与仿真

分析了开关电容型(SC)Σ-Δ调制器的非理想特性,主要包括采样时钟抖动、开关热噪声(kT/C噪声)、运放增益等。在建立各自噪声模型的基础上,构造了一个二阶有色噪声和一个四阶白噪声Σ-Δ调制器模型;通过仿真结果的比较,在行为级上验证了噪声模型的正确性,所建电路更为实际地描述了Σ-Δ调制器的各项参数。     

一种高精度音频Σ-Δ调制器的研究北大核心

介绍了Σ-Δ调制器的基本原理,设计了一种适合数字音频应用的16位Σ-Δ调制器。该电路采用Chartered 0.5μm标准CMOS工艺实现,工作电源电压为5V,在工作频率为6.144MHz、过采样率为128时,输入带内信噪比可达107dB。     

Σ-Δ调制器在非理想环境中的仿真

介绍了一整套Simulink模型,利用其可以对任何Σ-Δ调制器的性能进行详尽的仿真.给出的模型中考虑了大量Σ-Δ调制器的非理想因素,例如采样时钟抖动、kT/C噪声和运算放大器参数(噪声、有限增益、有限带宽、转换速率和饱和电压)等.针对每个模型给出了详尽描述和所有实现细节.文中所有仿真的对象为一典型的二阶SC Σ-Δ调制器结构.最后的仿真结果论证了仿真模型的正确性.     

一种高精度音频Σ-Δ调制器的研究

简要介绍了Σ-Δ调制器的基本原理,设计了一种适合数字音频应用的16位Σ-Δ调制器.该电路采用Chartered 0.5 μm标准CMOS工艺实现,工作电源电压为5 V,在工作频率为6.144 MHz、过采样率为128时,输入带内信噪比可达107 dB.     

增量型Σ-Δ调制器优化设计算法研究北大核心

提出了一种用于增量型Σ-ΔADC的调制器设计的算法。该算法针对增量型Σ-ΔADC中的积分器系数进行优化，采用两步式搜索的方法，对可能的最优解组合进行多次求解与对比分析。基于该算法，设计了一种16位40 kS/s增量型Σ-ΔADC。可以对ADC电路的有效精度和输入采样速率这两个性能指标进行有效调节及优化。仿真结果表明，采用所提出的优化设计算法可以将ADC的输入采样速度由40 kS/s提升到51 kS/s,或者将ADC的ENOB由13.76 bit提高到14.72 bit,且不增加额外功耗。