共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
3.
随着通信技术对射频收发机性能要求的提高,高性能压控振荡器已成为模拟集成电路设计、生产和实现的关键环节.针对压控振荡器设计过程中存在相位噪声这一核心问题,采用STMC 0.18μm CMOS工艺,提出了一种1.115GHz的电感电容压控振荡器电路,利用Cadence中的SpectreRF对电路进行仿真.仿真结果表明:在4~6V的电压调节范围内,压控振荡器的输出频率范围为1.114 69~1.115 38GHz,振荡频率为1.115GHz时,在偏离中心频率10kHz处、100kHz处以及1MHz处的相位噪声分别为-90.9dBc/Hz,-118.6dBc/Hz,-141.3dBc/Hz,以较窄的频率调节范围换取较好的相位噪声抑制,从而提高了压控振荡器的噪声性能. 相似文献
4.
5.
6.
7.
基于TSMC RF 0.18 μm CMOS工艺,设计了一种可应用于IEEE 802.11ac标准的5 GHz宽带LC压控振荡器。该振荡器采用了NMOS交叉耦合结构,同时采用了5位开关电容阵列以扩展调谐范围。开关电容阵列使压控振荡器的增益KVCO保持在一个较小的值,有效地降低了压控振荡器的相位噪声。后仿真结果表明,该压控振荡器在1.8 V电源电压下,功耗为9 mW,频率调谐范围为4.52~5.56 GHz,在偏离中心频率1 MHz处仿真得到的相位噪声为-124 dBc/Hz。该LC 压控振荡器的版图尺寸为320 μm×466 μm。 相似文献
8.
在PLL电路设计中,压控振荡器设计是电路的关键模块,按类型又主要分为LC震荡器和环形振荡器两种,其性能直接决定了相位噪声、频率稳定度及覆盖范围。文章介绍了一款1.8 GHz的基于交叉耦合对LC结构的低噪声CMOS压控振荡器的设计,并对调谐范围、相位噪声以及电路起振条件等做了分析讨论。该设计采用0.18μm 6层金属CMOS工艺制造,模块面积为0.3 mm2,电路经过Cadence SpectreRF仿真,VCO的输出范围为1 594~2 023 MHz,中心频率1.8 GHz输出时相位噪声为-118 dBc/Hz@600 kHz,1.9 GHz输出时相位噪声为-121 dBc/Hz@600 kHz。结果表明该VCO设计达到了较宽的频率覆盖范围和较低的相位噪声,可以满足低噪声PLL的设计要求。 相似文献
9.
提出了一个基于0.18μm标准CMOS工艺实现的四级差分环形压控振荡器.全差分环形压控振荡器采用带对称负载的差分延时单元.仿真结果表明,压控振荡器的频率范围在最坏情况为0.21~1.18GHz;偏离中心频率10MHz情况下,压控振荡器的相位噪声为-118.13dBc/Hz; 1.8V电源电压下,中心频率为600MHz时,压控振荡器的功耗仅有4.16mW;版图面积约为0.006mm2.可应用于锁相环和频率综合器设计中. 相似文献
10.
基于3.3V 0.35μm TSMC 2P4M CMOS体硅工艺,设计了一款1GHz多频带数模混合压控振荡器.采用环形振荡器加上数模转换器结构,控制流入压控振荡器的电流来调节压控振荡器的频率而实现频带切换.仿真结果表明,在1V~2V的电压调节范围内,压控振荡器输出频率范围为823.3MHz~1.061GHz,且压控振荡器的增益仅有36.6MHz/V,振荡频率为1.0612GHz时,频率偏差1MHz处的相位噪声为-96.35dBc/Hz,在获得较大频率调节范围的同时也能保持很低的增益,从而提高了压控振荡器的噪声性能. 相似文献
11.
基于90 nm CMOS工艺,设计实现了一种谐振频率为26 GHz的低噪声宽调谐范围的LC压控振荡器.分析了相邻MOM电容间的寄生电容并计入整体电容阵列当中,提高了谐振网络的品质因数,同时缩减了面积.分析了压控振荡器的相位噪声,采用了大尺寸尾电流管并覆盖大面积偏置滤波网络结构对相位噪声进行优化.经过测试验证,压控振荡器的谐振频率范围为24.2~29.6 GHz.当谐振频率为26 GHz时,在1 MHz频偏处相位噪声为-97.4 dBc/Hz,电路功耗为9.6 mW,FoMT值为-182.5. 相似文献
12.
为了改善压控振荡器相位噪声,基于40 nm CMOS工艺,设计一种低噪声C类LC压控振荡器。交叉耦合NMOS对管通过电流镜偏置作为电路的电流源,并采用共模反馈偏置电路使交叉耦合PMOS对管工作在饱和区,保证LC压控振荡器实现C类振荡。通过差分可变电容的设计,压控振荡器的增益减小,压控振荡器的相位噪声得到改善。设计了4组开关电容进行调节,增大压控振荡器的调谐范围。仿真结果表明,处于1.2 V的电压下,压控振荡器振荡频率范围在4.14~5.7 GHz,频率调谐范围变化率达到31.2%,相位噪声为-112.8 dBc/Hz。 相似文献
13.
研究了一种新型单片集成LC压控振荡器。该压控振荡器在传统的单端PN变容管电路结构基础上,通过对调谐电路进行改进,在保证调谐范围的前提下,有效地降低了相位噪声。压控振荡器使用高Q值螺旋电感,并采用SMIC0.18μm1P6M混合信号CMOS工艺实现。仿真结果表明,在调谐范围不变情形下,新型设计的VCO相位噪声比传统的改善了16.25dB@1kHz、8.08dB@100kHz。压控振荡器的中心频率1.8GHz,工作电压为1.8V,工作电流为3mA。 相似文献
14.
设计了工作在2GHz,差分控制的单片LC压控振荡器,并利用0.18μm CMOS工艺实现.利用模拟和数字(4位二进制开关电容阵列)调频技术,压控振荡器的调频范围达到16.15%(1.8998~2.2335GHz).在2.158GHz工作频率下,在1MHz频偏处的相位噪声为-118.17dBc/Hz.应用给出的开关设计,相位噪声在不同的数字位控制下变化不超过3dB.由于利用pn结二级管作为变容管,在调频范围内,相位噪声仅改变约2dB.压控振荡器在1.8V电源电压下消耗2.1mA电流并能够在1.5V电源电压下正常工作. 相似文献
15.
采用集总元件变容二极管和超高频三极管设计900 MHz压控振荡器,根据ADS2006A软件仿真确定了压控振荡器的电路参数,并对相关指标如相位噪声、调谐带宽、稳定系数、输出功率和谐波电平等进行了仿真,通过调整电路参数,优化电路结构,实现了工作频率为1 GHz、调谐带宽为90 MHz的压控振荡器,其相位噪声在偏移中心频率10 kHz处为-105 dBc/Hz,在100 kHz处为-120 dBc/Hz,该设计大大降低了系统成本. 相似文献
16.
设计了工作在2GHz,差分控制的单片LC压控振荡器,并利用0.18μm CMOS工艺实现.利用模拟和数字(4位二进制开关电容阵列)调频技术,压控振荡器的调频范围达到16.15%(1.8998~2.2335GHz).在2.158GHz工作频率下,在1MHz频偏处的相位噪声为-118.17dBc/Hz.应用给出的开关设计,相位噪声在不同的数字位控制下变化不超过3dB.由于利用pn结二级管作为变容管,在调频范围内,相位噪声仅改变约2dB.压控振荡器在1.8V电源电压下消耗2.1mA电流并能够在1.5V电源电压下正常工作. 相似文献
17.
基于130 nm CMOS工艺设计了一款特高频(UHF)频段的锁相环型小数分频频率综合器.电感电容式压控振荡器(LC VCO)片外调谐电感总值为2 nH时,其输出频率范围为1.06~1.24 GHz,调节调谐电感拓宽了频率输出范围,并利用开关电容阵列减小了压控振荡器的增益.使用电荷泵补偿电流优化了频率综合器的线性度与带内相位噪声.此外对电荷泵进行适当改进,确保了环路的稳定.测试结果表明,通过调节电荷泵补偿电流,频率综合器的带内相位噪声可优化3 dB以上,中心频率为1.12 GHz时,在1 kHz频偏处的带内相位噪声和1 MHz频偏处的带外相位噪声分别为-92.3和-120.9 dBc/Hz.最小频率分辨率为3 Hz,功耗为19.2 mW. 相似文献
18.
提出一种基于CMOS电感电容压控振荡器的对称噪声滤波技术。仿真结果表明.对称噪声滤波技术能够在相同的功耗下改善相位噪声6dB。应用对称噪声滤波技术设计一个4.8GHz压控振荡器,在0.25μm CMOS工艺上制造,测试结果表明在偏离载波1MHz时相位噪声为-123.66dBc/Hz,整个振荡器的功耗仅为12mW,与同类型的压控振荡器比较,取得很好的PFTN指标。 相似文献
19.
用SMIC 0.13 μm CMOS工艺实现了一个低相位噪声的6 GHz压控振荡器(VCO).在对其相位噪声分析的基础上,通过改进和优化传统的调谐单元和噪声滤波电路以及加入源极负反馈电阻实现了一个宽带、低增益、低相位噪声VCO.测试结果显示,在中心频率频偏1 MHz处的相位噪声为-119 dBc/Hz,频率调谐范围为6... 相似文献
20.
实现了一个基于标准0.18µm CMOS工艺的2.4GHz高线性低噪声交叉耦合LC压控振荡器。基于三段分布式偏置的开关容抗管电路和差分开关电容电路,提出了一种调谐灵敏度补偿结构,减小了压控振荡器的增益变化,获得了高线性度和良好的相位噪声性能。与传统结构的压控振荡器相比,本文提出的压控振荡器在整个频率调谐范围内具有更加恒定的增益。当载波频率为2.42GHz 时,在100kHz和1MHz的频偏处相位噪声分别为-100.96dBc/Hz和-122.63dBc/Hz。工作电压为1.8V时,电路功耗为2.5mW。该压控振荡器面积为500×810 µm2。 相似文献