片上网络拓扑结构

介绍了片上网络（NoC）拓扑结构的相关研究进展。对NoC拓扑结构进行了分类，详细分析了各种网络拓扑的相关特性。从拓扑结构的角度出发，介绍了几种典型的NoC实例，归纳了相关的设计方法。最后，探讨了NoC拓扑结构的发展方向。     

三维片上网络研究综述

三维片上网络以其更短的全局互连、更高的封装密度、更小的体积等诸多优势,已引起国内外学术界和产业界的高度重视.对三维片上网络的研究,将直接影响一个国家未来三维集成电路和三维芯片产业的发展,也关系到国家安全.近年来,三维片上网络逐渐成为片上网络研究领域的一个重要方向,已取得了许多研究进展,但仍然存在许多挑战性的课题.对三维片上网络的基本问题作了简介;分析了三维片上网络在国内外的研究现状;讨论了三维片上网络研究中的关键问题,归纳出网络拓扑结构、路由机制、性能评估、通信容错、功耗、映射、测试、交换技术、服务质量、流量控制、资源网络接口等12类研究课题;分类综述了关键问题的研究进展;分析了三维片上网络存在的问题;指出,在三维片上网络拓扑结构方面:个性化拓扑结构设计、仿真平台研究开发、基于新型拓扑结构的三维芯片样片试制以及无线技术的引入等,在路由算法方面:适合3D Torus的路由算法、结合无关路由与自适应路由算法优点的新路由算法、适合各种新型拓扑结构的高效路由算法等,在性能评估方面:永久故障的容错、改进仿真程序增加对物理链路的建模、充分考虑通信的局部性等,在功耗方面:对拓扑结构/映射算法/路由算法和布局进行综合优化、动态和静态控制相结合、更为精确的3D NoC功耗模型等,在映射方面:发热均匀性、动态路由策略下映射评估模型的优化、低功耗映射算法、基于优化算法的组合映射等,都将是三维片上网络未来的重要研究课题.     

TM:一种新的片上网络拓扑结构

片上网络拓扑结构对芯片的性能有直接的影响.文中提出了一种新的拓扑结构TM,它结合了torus网络和mesh网络的优点.对于n×n的网络,在物理链路数方面,TM和mesh网络相同,比torus网络少2n;在拓扑直径方面,TM的拓扑直径为n,而torus和mesh网络的拓扑直径分别为2×(n/2)和2×(n-1);在完全适应性路由算法设计方面,torus网络需要的虚拟通道数至少为3,且虚拟网络划分机制不能直接应用其中,然而,虚拟网络划分机制适用于mesh和TM网络,且它们只需要2条虚拟通道.文中从理论和模拟实验两方面对TM网络进行了验证,实验结果表明无论在均衡负载还是非均衡负载下,TM的性能都要优于mesh网络,在大部分情况下,TM的性能介于mesh和torus之间,在某些通信模型下,torus的性能比TM差,主要原因在于这些通信模型下torus网络中虚通道使用不均衡.     

三维片上网络高维超立方裂变拓扑结构研究

三维片上网络是解决片上网络通讯瓶颈的重要途径,拓扑结构是三维片上网络研究中的关键问题之一。针对高维超立方拓扑结构节点度迅速增加,出现通讯瓶颈的问题,提出一种高维超立方裂变拓扑结构,该拓扑在同等网络规模下具有网络直径短、可扩展性强等优点。以五维超立方裂变拓扑结构为例进行了仿真实验,并与3D Mesh拓扑结构进行了对比分析:当两种拓扑结构在均匀负载状态下达到饱和时,五维超立方裂变拓扑结构的吞吐量比3D Mesh拓扑结构高300%,平均延时比3D Mesh拓扑结构低85.1%,平均跳数比3D Mesh拓扑结构少21.5%;在局部负载下,五维超立方裂变拓扑结构的平均延时比3D Mesh拓扑结构低79.1%,平均跳数比3D Mesh拓扑结构少13.3%。仿真实验表明提出的网络拓扑结构既保留了原有超立方体拓扑结构的优点,又解决了高维超立方体拓扑结构的通讯瓶颈问题。     

一种递归定义的可扩展片上网络拓扑结构

晶体管工艺的持续发展导致片上处理器数的逐渐增多,片上系统的核间通信要求吞吐量高、延时低、可扩展性好,传统的片上总线和crossbar互连结构已无法满足片上系统的通信需求,为此研究者提出新的片上互连结构,称为片上网络.为满足片上网络的特有通信需求,提出了一种可扩展的拓扑结构Rgrid及其路由算法DR,它缩短了片上处理器间...     

一种改进的BFT型片上网络拓扑结构

针对片上网络(NoC)资源节点之间通信的局部性,提出改进的蝴蝶型胖树(BFT)拓扑结构XBFT及相应的路由算法.该结构在BFT结构的基础上改变边的连接关系,减少了路由节点数和物理连接链路数,理论分析表明,在64个IP核的NoC中,XBFT较BFT路由器数目减少了14.3％,物理链路数减少了10.7％,XBFT结构比BF...     

三维片上网络正四面体裂变拓扑结构研究

旨在研究新型三维片上网络正四面体裂变拓扑结构,给出了该拓扑结构的生成过程;对该拓扑结构进行了编码设计和路由设计。通过对gpNoCsim片上网络仿真器进行三维扩展,对正四面体裂变拓扑结构进行性能仿真实验。仿真结果表明,在均匀负载模式下,正四面体裂变拓扑结构的平均延时和平均跳数均低于Mesh结构,当注入率为0.02时,平均延时比Mesh结构低16.8%、平均跳数比Mesh结构少5.5%;在局部负载模式下,当注入率大于0.008时,正四面体裂变拓扑结构的平均延时和平均跳数与Mesh结构相比,均有明显改善;当注入率为0.014时,平均延时比 Mesh结构降低18.7%、平均跳数比 Mesh结构减少9.6%。说明正四面体裂变拓扑结构可用于三维片上网络拓扑结构设计。     

Xmesh:一个mesh-like片上网络拓扑结构

针对片上网络(network on chip,简称NoC)的节点数量少、距离近、物理实现复杂度受到限制的特点,提出了一种新的Xmesh拓扑结构,并为该结构提出了XM路由算法.该结构在经典的mesh结构的基础上添加了两个对角线型的回边,缩短了节点间的距离,而且路由计算的复杂性不高,实现的复杂度基本没有增加.将Xmesh与经典的Mesh和Torus结构进行了理论分析比较,同时,在Popnet模拟器上基于均衡负载和热点负载两种负载模式进行性能比较.模拟结果表明,Xmesh平均延时不到Mesh结构的70%.对于均衡负载,当网络规模较小时,Xmesh的延时比Torus的更小;对于热点负载,当热点距离网络中心或者对角线比较近时,Xmesh的延时比Torus的小10%～30%.反之,其延时比Torus的大10%～30%.总的来说,Xmesh的性能与Torus比较接近,但其物理实现更为简单,Xmesh比Mesh结构的性能更好.     

一种改进的二维Mesh结构片上网络拓扑

随着多核技术的发展,片上网络(Network on Chip,NoC)越来越受到人们的关注.为了研究出更适用于片上网络的拓扑结构,在研究二维mesh结构的基础上,将二维mesh结构中每个3×3的小mesh里的对角线上的点用长边连接,形成改进后的拓扑,提出了在改进后的拓扑上的16节点的路由算法,并将改进后的拓扑与二维mesh结构做了性能分析.在OPNET下仿真结果表明,在同等网络规模下,改进后的拓扑较原来的二维mesh结构有更小的传输延迟和更大的吞吐量.     

片上网络关键技术研究

半导体技术的快速发展以及芯片上系统应用复杂度的不断增长,使得片上互连结构的吞吐量、功耗、延迟以及时钟同步等问题更加复杂,出现了将通信机制与计算资源分离的片上网络.片上网络设计涉及从物理层到应用层诸多方面的问题.本文给出片上网络设计的一些关键技术:设计流程、拓扑结构、路由技术、交换技术、性能评估;并指出目前研究存在的问题和今后的研究方向.     

NoC关键问题

片上网络(NOC)作为复杂SoC通信的一种解决方案,受到了工业界和学术界的广泛重视.NoC设计涉及了从物理层到应用层诸多方面的问题,本文对NoC研究中的关键问题做简单的介绍.     

系统集成芯片综述

集成电路芯片工艺的发展已可使一个系统或一个子系统集成在一个芯片上 ,称为系统集成芯片。本文综述了系统集成芯片的硬件构造、超长指令 (VLIW )结构、芯片嵌入软件及软硬件协同设计方法。     

Storus:一个二维片上网络拓扑结构

随着CMOS工艺集成度持续不断提高,单片多处理器正在成为高性能处理器结构的发展趋势,现有的片上总线结构已不足以满足片上系统设计的互连需求,近年来提出了片上网络这一新的互连结构,片上网络需要解决的问题有:选择合适的拓扑结构、路由算法、流控机制等等.文中为片上网络结构提供了一个新的拓扑结构Storus以及路由算法L2,并使用多种负载模式、多种流控机制对Storus与Torus结构进行模拟分析.模拟结果显示,Storus的平均路由延时约比Torus小2%～15%,使用热点负载模拟时,Storus的饱和吞吐量约为Torus结构的1.2～1.5倍.     

CCNoC: Cache-Coherent Network on Chip for Chip Multiprocessors

As the number of cores in chip multiprocessors(CMPs) increases,cache coherence protocol has become a key issue in integration of chip multiprocessors.Supporting cache coherence protocol in large chip multiprocessors still faces three hurdles:design complexity,performance and scalability.This paper proposes Cache Coherent Network on Chip(CCNoC),a scheme that decouples cache coherency maintenance from processors and shared L2 caches and implements it completely in network on chip to free up processors and ...     

片上网络中服务质量的研究

随着半导体技术的发展,芯片设计者已经能够采用网络互连的方式将不同的IP核连接起来--片上网络(Network on Chip).随着更多的实时性业务在片上网络中的出现,服务质量就成为片上网络设计中必须考虑的一个因素.用于提高片上网络服务质量的模型主要有面向连接、非连接及混合交换的网络模型.本文从资源、网络性能提高等方面对它们进行对比分析,并给出具体的片上网络的应用实例,为以后片上网络的设计提供参考.     

一种避免拥塞的片上网络通信协议

为了平衡通信协议的自适应性和性能,提出一种避免拥塞的片上网络通信协议.该通信协议采用区分服务和自适应路由算法,区分服务提供不同等级数据流的质量保证型服务,自适应路由算法是一种避免拥塞的无死锁路由算法.通过OPNETM odeler建模仿真,结果表明该协议极大地改善了网络的平均链路利用率和端到端延迟.     

一种异构片上网络路由算法的研究

随着集成电路工艺的迅速发展,传统的片上网络由于缓存引起芯片面积开销和能耗增加,从而使得无缓存路由技术得到了广泛关注。通过消除缓存, 整体的流水线进程大大得到简化,性能得到提高。但当网络负载量较大时,数据包被多次偏转或误传,导致网络的延迟增加,系统健壮性较差。针对片上网络运行应用的多样性,异构网络作为一种相对灵活的网络结构,能有效地降低网络的传输时延,提高系统性能。文中设计了无缓存NoC和带缓存NoC两种路由方式相结合的异构片上网络,并匹配静态路由算法和动态的自适应路由算法(AFC)进行数据包的传输。同时,还提出了一种针对AFC的优化算法(AFC-LP),其通过对无缓存路由计算的二次仲裁,进一步降低了通信的平均时延,提高了网络性能。实验表明,AFC-LP算法相比于传统带缓存的维序X-Y路由算法,片上网络的平均延迟降低了28.4%,CPU每一时钟周期内所执行的指令数IPC(Instruction Per Cycle)提升了10.4%。