一种基于FPGA的高速数据缓存的设计

本文设计了一种以FPGA为数据缓冲和逻辑控制单元的高速数据采集系统,提出了数据缓冲模块的两种不同实现方法,用以实现数据采集模块与数据处理模块之间的高速连接.通过软件仿真,详细分析了这两种方法的特性及其各自的适用场合.     

高速图像采集系统的研究及FPGA实现

针对图像采集速度慢和图像品质低等问题,设计并实现了一种基于NiosⅡ双核的高速图像采集系统。该系统利用现场可编程门阵列(FPGA)对图像传感器进行控制,并通过乒乓操作原理对图像进行采集。然后采用面积换速度的原则进行图像处理,在图像处理过程中采用 BP网络图像压缩的算法保存并传输给上位机。对采集数据进行仿真表明:与传统图像采集方法相比较,该系统的图像采集速度和图像采集质量都得到了极大的提高。     

基于FPGA的高速采样系统实现

介绍一种应用于激光回波数据采集的两路双通道250MHz高速采样电路设计及基于FPGA的控制与数据处理的实现方法。阐述了采样系统的设计实现、硬件布局布线,并提出对IDDR加物理与时序约束条件和利用异步复位来同步采样数据接收使能信号的方法,从硬件和软件两方面保证采样数据的同步传输。仿真和实验结果表明,该高速采样系统的设计性能稳定,数据传输的同步性理想,设计达到了预期的效果。     

高速通信中基于FPGA的PCI总线接口研究与设计

介绍目前PCI总线接口的常用实现方法及其优缺点，提出了一种利用Xilinx公司的PCI软核来实现多处理机高速通信中PCI接口的方法。该方法采用紧凑设计思想，通过把PCI软核、先进先出数据缓冲器（FIFO）和收发器结合起来完整实现PCI接口通信功能，并实现在一个FPGA芯片中。该PCI接口结构紧凑工作可靠，容易扩展应用在多处理机间的高速通信中。     

利用FPGA实现MMC2107与SDRAM接口设计

介绍基于现场可编程门阵列(FPGA)，利用VHDL语言设计实现MMC2107与SDRAM接口电路。中包括MMC2107组成结构、SDRAM存储接口结构和SDRAM控制状态机的设计。     

高速雷达数据采集系统的FPGA设计

高速雷达数据采集系统的设计方法。该系统由FPGA芯片完成各芯片之间的逻辑控制,具有设计灵活、结构简单、实时性高、可靠性高等优点。     

2Gsps高速数据采集系统的设计与实现

介绍了2Gsps采样率高速数据采集系统的构成及设计要点,通过采用ADC+FPGA的设计方法简化了系统硬件构成,实现了系统实时采集存储。该系统已应用于辐射探测脉冲信号测试中,获得了良好实验结果。     

基于FPGA和PCI总线的数据采集板设计

为了及时把握战场动态,对信号数据的实时获取提出了较高的要求,文中根据FPGA以及PCI总线技术,全面阐述了一种高速、大容量数据采集卡的实现方案。它不但可以实时采集军用红外探测器的图像,还能够实现大容量数据的缓存,可有效地解决对数据高速采集、传输的需求。由于采用了FPGA实现数据采集控制逻辑,减少了开发周期,不但可以在线修改设计,还可对设计进行在线升级。该数据采集卡已经在某型系统中投入使用,达到了预期技术指标,取得了一定的效果。     

基于FPGA和PCI总线的数据采集板设计

为了及时把握战场动态,对信号数据的实时获取提出了较高的要求,文中根据FPGA以及PCI总线技术,全面阐述了一种高速、大容量数据采集卡的实现方案.它不但可以实时采集军用红外探测器的图像,还能够实现大容量数据的缓存,可有效地解决对数据高速采集、传输的需求.由于采用了FPGA实现数据采集控制逻辑,减少了开发周期,不但可以在线修改设计,还可对设计进行在线升级.该数据采集卡已经在某型系统中投入使用,达到了预期技术指标,取得了一定的效果.     

一种实现高速异步FIFO的FPGA方法

在跨时钟域传递数据的系统中,常采用异步FIFO（First In First Out,先进先出队列）口来缓冲传输的数据,以克服亚稳态产生的错误,保证数据的正确传输。但由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及“空满”控制逻辑的存在,将使通过这两个模块的信号通路延时对整个模块的工作频率造成制约。提出了一种在FPGA内实现高速异步FIFO的方法,该方法针对不可能产生满信号的高频系统,通过省略“满”信号产生模块和多余的存储器位深来简化常规的FIFO模块,而只保留“空”信号产生模块。仿真和综合设计结果表明,整个模块的工作频率得到一定提高。     

混沌吸引子及FPGA实现

提出了一个混沌系统,并利用理论和数值仿真的方法对系统的基本特性进行了分析。通过Lyapunov指数谱和分岔图,对系统在混沌、拟周期和周期轨之间的转换进行了分岔分析。为验证系统的混沌行为,在Matalab的Simulink下,利用DSP Builder设计了一个电路,并把它转换成VHDL语言程序,利用Quartus II下载到硬件电路中进行了实验,实验结果与计算机仿真结果完全一致。提出了一种基于FPGA平台和EDA开发工具的实现混沌吸引子的新方法。     

基于FPGA的数字水印提取系统的设计

针对传统软件实现数字水印系统难以满足实时性的问题,提出了基于现场可编程门阵列(FPGA)的硬件实现方案。通过对数字水印提取系统进行深入研究,设计了易于FPGA实现的数字水印算法和适用于5/3小波变换的算法结构,并进一步设计出与算法相对应的新的水印提取结构。该结构体现了流水线和高度并行性,计算效率高,具有体积小、功耗低、实时性强等特点。经仿真验证证实了所设计系统的正确性,算法结构具有广泛的适用性。     

基于FPGA的DDR3协议解析逻辑设计

针对采用DDR3接口来设计的新一代闪存固态盘（SSD）需要完成与内存控制器进行通信与交互的特点,提出了基于现场可编程门阵列（FPGA）的DDR3协议解析逻辑方案。首先,介绍了DDR3内存工作原理,理解内存控制器对存储设备的控制机制;然后,设计了接口协议解析逻辑的总体架构,采用FPGA实现并对其中的各个关键技术点,包括时钟、写平衡、延迟控制、接口同步控制等进行详细阐述;最后,通过modelsim仿真并进行板级验证,证明了该设计的正确性和可行性。在性能方面,通过单次读写、连续读写和混合读写三种模式下的数据读写测试,取得了最高77.81%的DDR3接口带宽利用率,在实际的SSD开发过程中能够有效提高系统的访问性能。     

高速RS编译码器的设计及其FPGA实现

在分析RS（Reed-Solomon）码编译码基本原理的基础上,对编码过程中的乘法电路实现进行了深入分析,对译码过程中用于错误位置多项式和错误值多项式计算的BM（Berlekamp-Massey）迭代算法进行改进,并设计了适合于FPGA硬件实现的伴随式计算策略和钱搜索电路。硬件实现结果表明,改进算法能有效节省硬件资源,在Xilinx公司的XC4VSX35 FPGA上仅需要总资源的15%就可以实现（31,15）RS码编译码器电路,且在200 MHz系统时钟频率时达到10 Mb/s的译码速率,实现了高速数据处理。     

基于FPGA的NAND Flash坏块处理方法

针对NAND Flash在存储数据时对可靠性的要求,分析传统坏块管理方式的弊端,提出一种基于现场可编程门阵列(FPGA)的坏块处理方案,采用在FPGA内部建立屏蔽坏块函数的方法屏蔽坏块。该方法彻底屏蔽对坏块的操作,可以实现对Flash的可靠存储。实际工程应用证明其具有较高的可靠性。 关键词：     

基于FPGA的快速连通区域标记算法的设计与实现

针对无行消隐图像不间断输入的高速图像处理情况,提出一种快速连通区域标记算法的硬件实现方法。利用游程编码优化标号生成算法,减小临时标号数量和等价表长度,并可同时完成特征提取;利用逐像素扫描法,以单时钟周期实现标号跟踪;利用等价表合并方法完成标号合并和特征合并。FPGA仿真结果表明：对连续输入的二值图像进行连通区域标记和特征提取时,运行时间仅由图像输入时间和等价表合并时间组成,明显优于其他方法,可适用于图像的快速识别与跟踪。     

基于FPGA的LTE空间复用预编码的实现

通过分析基于现场可编辑门阵列(FPGA)的长期演进(LTE)物理层中空间复用预编码实现的问题,提出了一种基于码本的预编码实现算法。根据上层告知的属性参数在预先建立的系数表和加减关系表中查表,对层映射后的数据先进行系数乘法运算,再进行加减运算,从而代替了复数矩阵乘法运算。因此可以大大减少预编码环节中的复数矩阵乘法次数,并降低了编码处理的复杂度,提高了编码运算的速度。仿真实验结果表明,所提算法能够很好地实现系统功能。     

基于ROM的FPGA多通道PWM调速策略研究

针对目前机电一体化系统中PWM信号通道多和难同步的问题,提出一种基于ROM的FPGA多通道PWM发生器的设计方法。利用FPGA内部ROM资源,通过软件的方法根据需要产生多路PWM信号。多路PWM发生器通过采用同一时基,可实现PWM信号的严格同步和不同调制策略。采用的FPGA数据采集速度达到1 MB/s,独有的NiosII核软处理器可以实现DSP的功能,可以完成复杂的数据处理。设计方法在机械臂控制系统中进行了实际的应用,初步设计了硬件电路并利用quartus II和modelsim给出了仿真结果。实验结果表明设计方案能很好满足系统功能和性能要求,同时设计又具有开放性,可以在此基础上进行扩展。