基于超算平台和Hadoop的并行转码方案设计

随着三网的快速发展和融合,海量视频转码需求日益增长。在分析了目前主流的海量视频转码方案的基础上,提出一种基于超算平台和Hadoop的并行转码方案。在方案中,利用超算平台的计算节点搭建一个基于Hadoop的并行转码系统,在MapReduce框架下完成对视频的分割、并行转码与合并。同时,结合超算平台的高运算能力、高主存容量、多核多线程等特点和MIC架构的强浮点运算能力和高度并行能力,提出特殊的技术实现策略,达到加速转码的目的。     

基于BF561的H.264并行编码的研究

基于H.264视频编码标准和多核DSP ADSP-BF561的结构特点,提出了一种H.264并行编码方案.这种方案将输入视频分为两个相对独立的Slice编码,适应该DSP的同构双核结构,充分发挥了DSP的处理性能.实验结果表明,该并行方案在几乎不降低图像质量的情况下,编码速度提高了40%左右.     

基于CUDA平台的并行化实时视频编码

HD视频的编码技术具有广阔的应用前景,为解决其大数据量实时处理的瓶颈问题,提出一种基于CUDA平台的并行编码系统架构。根据CUDA平台软硬件结构特性,采用三级并行机制;并提出一种高并行化快速ME搜索算法;同时合理分配内存空间,实现大数据量的实时运算与存取。实验结果表明,方案具有高并行度,高编码速率的特点,对HD视频可达到实时编码要求。     

基于FPGA的通用多路视频输入处理系统设计

为了解决多路视频并行输入缓冲处理问题,本文提出了一种以FPGA为核心的通用多路视频输入处理系统设计。通过规划对应的多时钟域处理方案,建立适用的视频缓冲控制模式,为后续实现视频缩放拼接、画中画显示等功能提供解决方案。借助该视频缓冲控制模式,本系统实现四进一出视频拼接、画中画叠加等显示功能,在12.5GB/s存储带宽条件下支持1080P 60帧视频格式下的4路视频输入和1路输出处理。     

一种基于FMO置乱的视频加密算法研究

通过分析H．264提出的灵活宏块排序（FMO）的特点,提出了一种随机置乱FMO—map的视频加密方案。此方案通过产生一个随机顺序的码表来置乱FMO—map来达到视频流加密的效果,另外将加密后的随机置乱码表并行输出。通过分析证明此方案在安全性、压缩比改变率和计算复杂度方面都具有良好的性能,能使视频图像的传输具有较好的安全性和实时性。     

基于AVS+实时编码的多核并行视频编码算法

面向3D高清的国家广电行业标准AVS+较大地提高了编码效率,但也增加了编码复杂度,并行编码技术是解决高复杂度编码器的有效方法。该文改变了传统视频编码的反馈环,提出一种新的视频并行编码框架,有效地实现了编码的并行化;并将该框架应用于AVS+实时编码器中,实现了一种基于AVS+实时编码的并行算法。实验结果表明,该算法充分发挥多核处理器的运算能力,在编码性能损失极小,编码延迟可控的条件下极大地提高了视频编码速率。     

一种高效的MPEG-2视频编码的运动估计方案

本文提出一种高效的ＭＰＥＧ－２视频编码运动估计方案,该方案利用同一宏块不同类型运动向量之间的相关性,分两级搜索,分析表明采用本文所提出的方案,一ＭＰＥＧ－２测试模型５（ＴＭ５）要比,其计算量有大幅度降低,约为ＴＭ５的１７％;而且模拟实验表明该方案与ＴＭ５的ＭＳＥ、ＰＳＮＲ性能接近。由于两级搜索中都是采用全索策略,易于并行实现,因而本文方案为ＭＰＥＧ－２视频编码运动做主的低复杂度实时实现提供了一种途     

一种多路海量视频流数据并行化处理方法研究

针对视频监控系统中传统的处理方法计算机资源能力不足,无法满足海量高效的视频流数据内容分析的问题, 引入Storm并行计算平台,提出了一种弹性的基于多路视频流的并行化处理方法,并通过一种高效的内存共享机制,集成人车分类算法到分布式处理平台,使算法与高性能并行计算资源有效融合。通过对比实验表明,该并行化处理方案高效稳定,集群运行良好,负载均衡,能满足大规模视频流数据处理的需要。     

CUDA架构下的高清视频实时校正及显示系统

为了解决高清视频的畸变校正及显示的实时性问题 ,提出了一种CUDA架构下的并行加速方案。系统利用张正友标定方法获得摄像机的内部 参数和 畸变参数,并利用GPU的大规模并行计算能力加速校正过程。校正后,位于显存的图像数据 直接利用OPENGL驱动进行显示。针对不同架构GPU片上资源限制不同,设计了一种并行划分 参数自整定算法,保证了程序移植到不同GPU后能充分利用硬件资源, 实现最佳性能。实验结果表明,本文设计的系统对传统串行处理系统的综合加速比最高可达 39倍以上,对2596×1920分辨率视频下的处理帧率可达100F/s以上。     

HEVC帧内预测Planar和DC模式算法的并行化设计*

针对HEVC帧内预测Planar和DC模式算法的特点,提出实现这两种模式的并行化方法.该方法是通过分析推导Planar和DC模式算法之间的可并行性,以西安邮电大学自主设计的一款面向图形、图像应用的阵列处理器PAAG(Polymorphic Array Architecture for Graphics and Image Processing)平台为基础,采用最优的数据分配方式,合理地设计了多处理单元并行工作的算法程序.实验结果表明Planar预测模式和DC预测模式在多处理单元上的并行实现,相比于单核的串行运算速度分别提高了84％和81％,串/并行加速比分别达到6.34和5.44.该并行化算法减少了视频的编解码时间,其数据分配方案对于帧内预测算法在多核结构上的并行化研究也有一定的参考价值.