复用NoC测试IP芯核测试存取链优化配置

论述了层次型IP芯核不同测试模式之间的约束关系,给出了层次型IP芯核的测试壳结构,提出了一种复用片上网络测试内嵌IP芯核的启发式测试存取链优化配置方法.该方法可有效减小测试数据分组数量和被测芯核的测试时间.使用片上网络测试平台,在测试基准电路集ITC'02中的基准电路p22810上进行了实验验证.     

一种基于数据总􀀂 线的测试结构

复用数据总线作为测试传输机构的测试结构可以大大减小可测性设计的面积开销。因此，提出了一种针对该结构的测试包设计新方法：通过对测试包中与测试传输机构相连的测试包单元和相连的测试包单元分别设计，使前者设计成可寻址的测试数据缓冲器，从而构建了一种复用数据总线作为测试传输机构的新测试结构。由此让该结构具备了硬件开销小，测试过程控制简单，可实现并行测试的优点。     

基于IEEE 1500的嵌入式芯核外壳测试封装设计

由于IP芯核被嵌入到片上系统(SoC)后,无法直接对其输入输出引脚进行测试,传统的测试方法已不能满足IP核的测试需求。在对IEEE 1500 标准进行相关研究的基础上,分析了测试架构的结构功能及其相应的操作指令,对ITC’02基准测试电路中的h953芯片进行了外壳测试封装设计,并通过多种指令仿真验证了设计的正确性。     

JTAG测试中扫描链的配置问题研究

分析了常见扫描链路配置中面临的问题,提出了一种扫描链配置方案。结合工程测试中出现的实际问题,给出了有关扫描链路配置的一些建议和注意事项。     

考虑测试功耗的扫描链划分新方法

提出考虑测试功耗的扫描链划分新方法.首先为基于扫描设计电路的峰值测试功耗和平均功耗建模,得出测试功耗主要由内部节点的翻转引起的结论,因此考虑多条扫描链情况,从输入测试集中寻找相容测试单元,利用扫描单元的兼容性,并考虑布局信息,将其分配到不同的扫描链中共享测试输入向量,多扫描链的划分应用图论方法.在ISCAS89平台上的实验结果表明,有效降低了峰值测试功耗和平均测试功耗.     

扫描测试和扫描链的构造

本文首先论述了扫描设计与测试向量自动生成（ATPG）这种测试方法的关键技术，并由此为依据，提出部分扫描设计中，扫描链构造的分层次的三个选取原则。     

基于外壳架构与测试访问机制的数字芯核可测试性设计

深亚徽米技术的应用以及芯核的嵌入性特点.使传统的测试方法不再能满足芯核测试的需要.IEEEStdl 500针对此问题提出了芯核的可测试性设计方案——外壳架构和测试访问机制.基于IEEE Stdl 500.以74373与741 38软梭为例,提出数字芯梭可测试性设计的方法,并通过多种指令仿真验证了设计的合理性;设计的TAM控制器复用JTAC-端口,节约了测试端口资源.提供了测试效率.     

基于NIOS边界扫描测试平台的开发

阐述一种新颖的基于NIOS边界扫描测试平台的设计,提出了采用SOPC技术的一种更加灵活、高效的嵌入式系统新解决方案.该方案将边界扫描主控器系统的多功能模块集成在Altera公司推出的低成本、高密度、具有嵌入式NIOS软核CPU的现场可编程门阵列(FPGA)上,大大提高了系统设计的灵活性、边界扫描的测试效率.同时USB接口技术的应用使得边界扫描测试系统具有热插拔,传输速率快等优点.详细论述了具有自主知识产权的JTAG总线控制模块的设计和NIOS平台上USB固件开发.实验结果表明,此测试平台的设计正确有效,能够进行精确的故障诊断.     

基于NiosII的边界扫描控制核的设计

本文基于ALTERA公司的Nios软核＋可编程资源FPGA的SOPC平台设计了一个边界扫描控制器IP核。该控制器基于Allera的SOPC系统及Avalon总线规范,完成自定了边界扫描控制核的设计方案及设计流程,通过SOPC中的Avalon总线接口,该控制器产生符合IEEE1149．1标准的边界扪描测试系统,能实现各种边界扫描测试。提高了系统设计的灵活性,加速了边界扫描测试效率。仿真及实验结果表明,该设计能够完成有效高速的边界扫描测试。     

基于差值二次分配的扫描链平衡算法

 IP核的测试时间与其加载测试封装后的最大输入/输出扫描链长度有直接关系,为了降低测试成本,减少测试时间,必须对IP核内的扫描链进行平衡设计.最为经典的扫描链平衡方法是BFD(Best Fit Decrease)方法,它具有实现简单、算法复杂度低等优点,但是其分配的结果尚有待提高之处.本文提出一种基于差值的二次分配的扫描链平衡方法,其主要思想是选择IP核内部的某一条扫描链作为基准扫描链,将其长度记为L,将所有长度超过L的扫描链与之做差,并将差值记为di.在第一次分配中,只将长度大于L的扫描链按照长度为L的基准扫描链进行分配;然后将长度小于L的扫描链与差值di重新排序后,按照从大到小的顺序,依次将其放置在可以放置的最小的测试封装扫描链上进行第二次分配.该方法简单易实现,通过在ITC'02 SOC标准测试集上实验,数据表明,基于差值二次分配的扫描链平衡方法与现有方法相比,能得到更好的平衡结果.     

基于OpenGL与3DS Max的三维场景建模

介绍了如何利用OpenGL技术与3DS Max软件快速地构建三维场景,并对3DS模型在OpenGL程序中的应用作了介绍。通过降低OpenGL建立复杂三维模型的难度,减少建模的工作量。通过利用专业建模软件3DS Max的优点,较快地建立复杂的模型,并利用OpenGL的编程接口对建立的模型进行实时绘制和交互控制,降低建模时间,加快系统开发进程。     

三维插值的反向均匀化关键技术研究

针对由样本集直接建立的三维查找表数据不均匀,不能满足ICC Profile规范要求的问题,提出了反向均匀化的解决方法。重点讨论了反向均匀化过程中快速定位四面体、色域边界点外推技术以及色域边界外点的色域匹配等几个关键技术。根据LAB空间采样数据特点给出了一种快速定位四面体的算法,利用图像边界处理的外推思想得出了色域边界点插值模型,提高了插值的校正速度;讨论了色域匹配的裁剪匹配算法并提出了利用二维查找表来提高算法效率的思想,缩短了判断时间,降低了算法复杂度。最后通过实验验证了反向均匀化算法,给出了实验效果图。     

基于LabVIEW的测污激光雷达三维扫描控制系统的设计

激光雷达作为一种主动式遥感技术被广泛应用于大气及海洋环境监测中。三维扫描系统丰富了测污激光雷达探测污染气体浓度的空间范围。介绍了承担研制的测污激光雷达系统结构。给出了扫描控制系统的硬件构成。介绍了LabVIEW设计测控程序常用的两种编程结构。采用LabVIEW基于事件的生产者/消费者模式结合状态机的结构设计了测污激光雷达三维扫描控制系统。测试结果表明,测控系统稳定,可靠且易于系统集成。     

匹配场处理分布式多阵水下目标三维定位方法

针对水下目标定位问题,提出一种基于匹配场处理的分布式多阵列三维定位方法。首先,各分布式阵列节点采用非相干线性匹配场处理算法,独立对同一个目标进行深度和距离估计,然后对各节点的目标估计结果进行协同定位处理,采用线性最小二乘算法对水平方位定位结果进行修正,以各节点的目标定位深度均值作为目标深度估计。海上试验数据验证表明,所提出方法可有效地实现水下目标三维定位。     

基于柔性铰链结构的三维模拟测头设计

在研究分析一般模拟测头结构的基础上,通过利用材料力学等方面的知识建立一维柔性铰链导向机构的几何模型,在此基础上设计出新型三维柔性铰链结构,并将其应用于新型三维模拟测头设计之中。给出新型一体化三维模拟测头的基本结构,并设计出相互独立的测头平衡调整机构。同时,得到符合此三维测头测量原理的一般数学模型。     

相邻层冗余共享的三维存储器成品率优化方法

存储裸片堆叠方案和冗余共享策略对提高三维存储器成品率有重要影响.为提高三维存储器的成品率并且减少行列冗余所需的TSVs数量,提出了一种相邻层冗余共享结构.该冗余共享结构使得每层存储裸片的行列冗余不仅能被本层使用,而且能被相邻层使用.并在此结构的基础上,提出了一种新的存储裸片堆叠方案.该方案通过构建存储裸片的选择限制条件,每次选中适合的存储裸片来堆叠三维存储器以充分利用行列冗余.实验结果表明,与国际上同类方法相比,所提方案有效地提高了三维存储器的成品率,并且减少了行列冗余所需的TSVs数量.     

基于VRML的三维虚拟场景的构建与优化

本文对基于VRML的虚拟场景的设计与实现进行了研究,并从减少文件长度,提高渲染速度两方面提出了优化场景的方法。     

基于虚拟机思想的测控软件--通信实现

早期开发的测控软件可移植性和可维护性较差,并且在开发大型测控软件时,软件系统的建模工作难度大,系统开发周期长.HyperPanel PC Boot Direct测控软件开发系统所提供的各个开放模块适应测控软件的模块化结构,使用该系统开发测控软件不仅可以降低开发难度、缩短开发周期,而且所开发的测控软件可维护性和可移植性较好.文中首先介绍了HyperPanel PC Boot Direct开发系统的特点以及该系统所使用的开发语言--Pantalk语言,给出了利用该系统开发测控软件的流程,最后介绍了在此平台上实现的RS-232通信程序的组成模块、各模块的关系以及各个组成模块的结构,并给出了主要模块的实现技术.