a—SiTFT LCD象素电压跳变特性研究

ａ－ＳｉＴＦＴ栅源电容Ｃｇｓ不仅为栅源电极交叠所产生的寄生电容Ｃｇｓｐ，还应包括栅电极与源端沟道间的本征电容Ｃｇｓｉ，用缓变沟道近似模型推导了Ｃｇｓｉ的表达式。通过对象素电极电压跳变公式的修正，圆满解释了先前的公式所不能解释的几个实验结果，从而澄清了对电压跳变机理的模糊认识。     

a－SiTFT LCD象素电压跳变特性研究

ａ－ＳｉＴＦＴ栅源电容Ｃｇｓ不仅为栅源电极交叠所产生的寄生电容Ｃｇｓｐ，还应包括栅电极与源端沟道间的本征电容Ｃｇｓｉ．用缓变沟道近似模型推导了Ｃｇｓｉ的表达式。通过对象素电极电压跳变公式的修正，圆满解释了先前的公式所不能解释的几个实验结果，从而澄清了对电压跳变机理的模糊认识。     

短沟道MOSFET本征电容模型的研究

<正> 一、引言 随着MOS集成电路向短沟道、高速化发展,MOS晶体管电容对电路性能的影响更为突出。对电路性能影响较大的栅—漏,栅—源本征电容C_(GD),C_(GS)与长沟器件的主要不同是:(1)饱和区C_(GD)≠0,随着沟道缩短,C_(GD)占总本征栅电容的比例增大。(2)C_(GD)由饱和区到线性区呈平缓过渡状。(3)饱和区C_(GS)减小,并由次开启到饱和区的上升趋势变缓。分析表明,栅电容的短沟效应与沟长调制和速度饱和迁移率有关。     

改善a—SiTFTLCD像素电极跳变电压方法研究

非晶硅薄膜晶体管液晶显示器（a—SiTFTLCD）中,在栅极信号由开启到关断的瞬间,由于栅源耦合电容Cgs的存在．使像素电极电压出现跳变,跳变前后像素电极电压差称为△Vp。降低△Vp一方面能减小闪烁程度,降低残像残留．同时还能最大程度地提高像素电极保持阶段的电压。防止出现因TFT漏电流过大而造成的像素电极电压衰变到所应显示灰度电压之下,从而出现显示灰阶的变化。本文从理论上分析了△Vp形成原理,介绍了两种能有效降低△Vp的方法．即多栅极电路和脉冲式存储电容。     

场效应晶体管的中高频栅噪声

在较高频率下,场效应晶体管的栅噪声随频率的上升迅速增加。这种影响可以归结为导电沟道的热噪声,是由沟道和栅间的电容耦合引起的。这种噪声可以分别由栅和漏的噪声电流发生器 i_g 和 i_d 表示;发展了一种对于中高频计算 i_g~2、i_d~2和(?)的近似方法。i_g 和 i_d 的相关系数是个虚数,且在饱和条件下其值约为0.40j。i_g~2可以由噪声电阻 R_n 和栅一源电容 C_g,表示。已经证明,相关系数仅微弱地影响噪声系数 F,而(F_(min)-1)在宽频范围内随ωC_(g3)R_n 变化。     

ITO像素电极工序对于HADS产品TFT特性的影响

通过不同TFT几何结构验证ITO像素电极工序对于HADS产品TFT特性的影响。实验结果显示TN5mask与倒反HADS结构(源漏极→ITO像素电极)二者有比现行HADS结构(ITO像素电极→源漏极)更高的Ion,提升比率达到40%。推测主要原因为现行HADS结构(ITO像素电极→源漏极)在Si岛完成后进行ITO像素电极工序增加了N+与源漏极之间接触阻抗导致Ion降低。对于HADS产品,倒反HADS结构(源漏极→ITO像素电极)可以具有更好的TFT特性表现。对现行HADS结构,在沟道形成工序前的N+表面ITO残沙程度越少则Ioff越低;对于倒反HADS结构,沟道形成之后沟道表面ITO残沙程度对则对TFT特性没有明显影响。对于Poole-Frenkel区域,现行HADS结构(ITO像素电极→源漏极)比TN5mask与倒反HADS结构(源漏极→ITO像素电极)二者较低Ioff[Vg=-20V],下降达50%,主要为N+与源漏极之间接触阻抗增加的影响。     

薄膜晶体管寻址液晶显示器中栅延迟导致的图像信号失真

考虑栅信号线电阻、栅民源信号线的交叠电容以及ＴＦＴ导电沟道电容所构成的ＲＣ常数对栅延迟的影响，建立了ａ－ＳｉＴＦＴ－ＬＣＤ的等效电路模型。讨论了栅信号延迟对液晶显示屏尺寸、显示分辨率及民极材料的依赖关系。计算了用典型金属材料作民极时，在栅线的不直，象素电容的最大充电能力与栅延迟，为大面积、高分辨率ＴＦＴ－ＬＣＤ提供了设计依据。     

对角线10英寸高分辨率有源矩阵彩色LCD组件

业已研制成功高分辨率监视器用对角线10英寸640×3(H)×450(V)象素 a-Si TFT 寻址彩色 LCD。为了在大面积基板上制作精细图形,采用了步进光刻技术。TFT 制作中,使用了5μm 设计规范,因此尽管象素小至[110μm(H)×330μm(V)],仍然得到了高的开口比(53.6%)。TFT 沟道宽/长比是40μm/5μm。本组件驱动器 IC 芯片采用了高密度组装工艺。源汇线的外引出端焊盘经独特排布成为三路一列的接法。利用半柔性 PCB(印刷电路板)实现了源驱动 IC 的折弯装配。焊有驱动 IC 的 FPC(柔性印刷电路)叠成三层同 LC 板相接。该组件显示性能优良,显示图形象质好、分辨率高且在宽视角范围内具有高对比度。     

TFT AMLCD像素矩阵电路中栅延迟的模拟研究

建立了ａ－ＳｉＴＦＴＡＭＬＣＤ的等效电路模型,综合考虑栅信号线电阻、栅与源信号线的交叠电容以及ＴＦＴ导电沟道电容构成的ＲＣ（ＲｅｓｉｓｔｉｖｉｔｙＣａｐａｃｉｔａｎｃｅ）常数,模拟计算了栅信号延迟对液晶显示屏尺寸、显示分辨率及栅信号电极材料的依赖关系,为实现器件优化设计提供参考。     

凹槽场效应晶体管栅源电阻的计算

本文借助保角变换导出了计算凹槽场效应晶体管栅源电阻的近似公式.考虑了一系列的凹槽几何结构,平沟道作为其中的一个特例.分析表明,器件的几何参数(包括沟道厚度、挖槽比,以及栅源间距)对于所讨论的电阻及其公式的适用性是至关重要的.文章指出,特别是在短栅源间距的情况下,深槽将导致较大的沟道串联电阻,因此在满足接触电阻符合要求的条件下,应采用较浅的挖槽结构为宜.     

新型半导体器件综述

1.砷化镓数字集成电路由晶体管原理可知,逻辑电路的本征开关速度与晶体管的电流增益带宽乘积f_T有关,即t∝1/f_T (1)对于场效应晶体管,f_T=g_m/2πC_(gs) (2)g_m为跨导,C_(gs)为栅源间电容。若场效应管工作在漏极饱和条件下(V_(ds)>V_(gs)-V_p),漏极特性方程为I_(ds)=K(V_(gs)-V_p)~2 (3)式中K=eμ_nW/2aL_g按照跨导的定义可得式中I_(ds)为漏源电流,V_p为沟道夹断电压,     

无结器件的单粒子辐射效应

介绍了一种新型沟道非均匀掺杂的双栅无结金属氧化物半导体场效应晶体管(MOSFET)。采用Sentaurus TCAD仿真软件对不同沟道掺杂浓度(NSC)的沟道非均匀掺杂双栅无结MOSFET和传统双栅无结MOSFET进行了电特性与单粒子辐射效应对比研究,并分析了不同源端沟道掺杂与源端沟道长度(LSC)下新型双栅无结MOSFET的单粒子辐射特性。仿真结果表明,新型双栅无结MOSFET的电学特性与传统双栅无结MOSFET相差不大,但在抗单粒子辐射方面具有优良的性能,在受到单粒子辐射时,可有效降低沟道内电子-空穴对的产生概率,漏极电流与收集电荷都低于传统无结器件,同时还可以降低寄生三极管效应对器件的影响。     

多晶硅超薄沟道薄膜晶体管研制

提出了一种新结构的低温多晶硅薄膜晶体管 ( poly- Si TFT) .该 poly- Si TFT由一超薄的沟道区和厚的源漏区组成 .超薄沟道区可有效降低沟道内陷阱密度 ,而厚源漏区能保证良好的源漏接触和低的寄生电阻 .沟道区和源漏区通过一低掺杂的交叠区相连接 .该交叠区使得在较高偏置时 ,靠近漏端的沟道区电力线能充分发散 ,导致电场峰值显著降低 .模拟结果显示该TFT漏电场峰值仅是常规 TFT的一半 .实验结果表明该 TFT能获得好的电流饱和特性和高的击穿电压 .而且 ,与常规器件相比 ,该 TFT的通态电流增加了两倍 ,而最小关态电流减少了3.5倍 .     

TiA1和TiPtAu栅GaAs MESFET稳定性研究

在高温和大栅电流下 ,对 Ti Al栅和 Ti Pt Au栅 MESFET的稳定性进行了比较研究 ,结果表明 :( 1)两种器件的击穿电压稳定 ,栅 Schottky接触二极管理想因子 n变化不明显 ;( 2 ) Ti Al栅的 MESFET的栅特性参数 (栅电阻 Rg,势垒高度 Φb)变化明显 ,与沟道特性相关的器件参数 (如最大饱和漏电流 Idss,栅下沟道开路电阻 R0 ,夹断电压 Vp0 等 )保持相对不变 ;( 3)对 Ti Pt Au栅MESFET来说 ,栅 Schottky二极管特性 (栅电阻 Rg,势垒高度 Φb)保持相对稳定 ,与沟道特性相关的器件参数 (如最大饱和漏电流 Idss,栅下沟道开路电阻 R0 ,夹断电压 Vp0 、跨导 gm 等 )明显变化 ,适当退火后 ,有稳定的趋势。这两种器件的参数变化形成了鲜明的对比。     

互补型金属-氧化物-半导体逻辑电路的传递延迟时间和最佳设计

符号定义m:级数,y:输入端,二:输出端,Gm:由。级形成的栅,。山,。*二胃二*、。。林山,。,:、,史。‘人卜二,_肠压:几,电压幅度,价,晶体管的阂值电压,厂i:第‘级的输出电压,”尹=-时一栅电二*一导,u:一卜V‘晶体管:召:迁移率,夕‘==些粤竺第‘级的月 2 Ci~叭=瓦瓦弟级的时间常数第￡级的负载电容第i级的沟道宽度沟道长度(各级相同)漏扩散层长、源和沟道上的栅长卜示于图7 漏和栅的重合长度J沟道宽度之比.................……(25)(30)Ci: wt:Lt耘与气7i:2:标准的),值电容:CdP:p型扩散层的电容(每单位面积) C面:n型扩散层的电容(每单位面积…     

互补型对称金属-氧化物-半导体集成电路

简单回顾一下金属—氧化物—半导体(以下简称“MOS”)绝缘栅场效应晶体管的一些基本特点。这些器件包含扩散在硅衬底上的两个电极(源和漏)。源和漏由有限的空间分离开,所以形成了一个多数载流子传导沟道。金属栅做在沟道之上并与之绝缘。 n型沟道器件一般在漏电源电位(V_(dd))、源和衬底地电位(V_(ss))下工作。如果给栅加上正电位,则在栅极和衬底之间产生一电场。由于电场必须终止在电荷上,电子通过衬底并且随     

绝缘层材料及结构对薄膜晶体管性能的影响

基于半导体仿真软件Silvaco TCAD对薄膜晶体管(TFT)进行器件仿真,并结合实验验证,重点分析不同绝缘层材料及结构对TFT器件性能的影响。仿真及实验所用薄膜晶体管为底栅电极结构,沟道层采用非晶IGZO材料,绝缘层采用SiN_x和HfO_2多种不同组合的叠层结构。仿真及实验结果表明:含有高k材料的栅绝缘层叠层结构较单一SiN_x绝缘层结构的TFT性能更优;对SiN_x/HfO_2/SiN_x栅绝缘层叠层结构TFT,HfO_2取40nm较为合适;对含有高k材料的3层和5层绝缘层叠层结构TFT,各叠层厚度相同的对称结构TFT性能最优。本文通过仿真获得了TFT性能较优的器件结构参数,对实际制备TFT器件具有指导作用。     

工作在900MHz下的大功率高增益VDMOSFET

已经研制出一种新的垂直双扩散MOSFET(VD-MOSFET),能在900MHz下输出 100瓦功率。这种器件能提供 8分贝的增益与45％的漏极效率。双扩散自对准栅允许器件控制亚微米沟通的形成,而这对于高跨导,商增益,以及最小的栅-源电容(C_(gs))是必不可少的。MoSi_2既用作栅电极,也作为埋在栅区内CVD氧化层下面的屏蔽板。低电阻率栅减小驱动栅的额外功耗,而屏蔽板则使栅漏电容(C_(gd))降低一半。用12个组合单元的姑VD-MOSFET实现了最大的输出功率。它们被安放在与内部输入匹配电路封装在一起的两块BeO片上。在推挽放大器中测量了功率。     

多晶硅超薄沟道薄膜晶体管研制

提出了一种新结构的低温多晶硅薄膜晶体管(poly-Si TFT).该poly-Si TFT由一超薄的沟道区和厚的源漏区组成.超薄沟道区可有效降低沟道内陷阱密度,而厚源漏区能保证良好的源漏接触和低的寄生电阻.沟道区和源漏区通过一低掺杂的交叠区相连接.该交叠区使得在较高偏置时,靠近漏端的沟道区电力线能充分发散,导致电场峰值显著降低.模拟结果显示该TFT漏电场峰值仅是常规TFT的一半.实验结果表明该TFT能获得好的电流饱和特性和高的击穿电压.而且,与常规器件相比,该TFT的通态电流增加了两倍,而最小关态电流减少了3.5倍     

MOS源、漏自举电路的研究

本文从MOS管电容模型出发详细分析了MOS源漏自举电路的自举物理过程,认为其中负载管栅电容主要起耦合作用.所得自举率公式、输出达到V_(DD)的判据及充电时间公式与实验电路测试结果及计算机模拟相吻合.源举电路中自举电容取2倍左右负载管栅电容为佳,而漏举电路则无需专门设置自举电容.