可编程通用接口芯片

本文介绍一种高性能的超大规模集成电路──可编程通用外围接口芯片PSD系列的性能、结构及其使用方法。PSD系列芯片包含单片机系统所需的各种外围接口芯片，如EPROM、SRAM、地址锁存器、输入／输出端口、可编程逻辑器件（PLD）等，它可将单片机所需的多个外围芯片集成在一个芯片内，使单片机系统降低到两个芯片：单片机和PSD系列产品。这对于经常从事单片机系统设计的专业人员来说，是值得推荐的新型器件。     

FPGA在数字信号处理平台中的应用

信号采集和回放的模块化设计成为现代数字信号处理系统实现的一个趋势,随着集成电路工艺水平的不断发展,现场可编程门阵列芯片(FPGA)和数字信号处理芯片(DSP)性能不断提高,为系统的模块化设计提供了器件保证.本文结合某雷达干扰机的高速数据采集和回放模块,介绍了Xilinx Virtex-Ⅱ系列FPGA芯片的主要特性,并论述了其在该模块中的应用,使得该模块具有良好的灵活性和通用性.     

基于NiosⅡ的音频信号分析仪设计

文中研究了一种基于傅立叶变换和Nios软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪。该仪器通过Avalon—ST总线有效的把FFT IP核与Nios软核处理器有机的结合起来,在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势。设计中,在AlteraEP2C35系列FPGA芯片中嵌入NiosⅡ软核处理器,使之集成在一片FPGA上,开发效率高、灵活性强,能较好地满足的市场需求。     

基于PCI总线的超大规模集成电路边界扫描测试系统

采用现场可编程门阵列（FPGA）和PCI9052目标接口芯片，实现了符合PCI总线规范和IEEE1149．1标准的超大规模集成电路边界扫描测试系统，具有对系统级、PCB级和芯片级集成电路进行边界扫描测试的功能，结构简单、速度快、工作可靠。     

基于FPGA的直接数字频率合成器设计

随着数字集成电路和微电子技术,尤其是现场可编程门阵列(FPGA)器件的发展产生了第三代频率合成技术--直接数字频率合成(DDFS).本文介绍了利用可编程逻辑门阵列FPGA器件实现直接数字频率合成器(DDFS)的工作原理;给出了利用ALTERA公司的FPGA芯片(FLEX10K系列EPF10K10LC84-4器件)完成DDFS系统设计的具体方法.在设计中所用编程语言是VHDL.     

一种集成电路老化测试设备的嵌入式系统设计

针对传统集成电路老化过程耗时长,老化成本高的问题,提出了老化中测试的研制方案。老化测试将器件的测试与老化过程同时进行,从而节约时间与成本。为了提高老化测试设备的通用性和性能指标,将嵌入式系统引用到老化测试设备领域,通过移植嵌入式Linux系统,开发驱动实现通信接口协议,编写老化测试代码,实现了芯片老化过程中的流程控制及数据通信功能。经实际电路仿真验证,能够实现64路数字信号通道芯片的老化测试。     

P/T系统的VHDL描述及实现

利用超高速集成电路硬件描述语言(VHDL)描述P/T系统,在EDA软件平台MAX+plusII上,对Petri网模型的VHDL描述进行编译、仿真、适配,将结果下载到可编程逻辑器件中,通过实验开发系统GW48-CK进行硬件测试。给出一个P/T系统实例——服务系统的描述及实现。仿真波形及硬件测试结果证明了该方法的正确性。     

基于Quartus完成的四路抢答器设计

针对实际应用的需要,利用可编程逻辑器件设计了抢答器。该抢答器单元电路的软件设计利用硬件描述语言设计完成。设计了控制主电路、数字显示电路、编码译码电路功能,并利用Quartus工具软件完成了编译仿真验证;硬件选择FLEX10K系列的EPF10K10LC84-4芯片来实现抢答器的系统功能。该抢答器具有很强的功能扩充性,应用效果良好。关键词:可编程逻辑器件;抢答器;硬件描述语言;仿真;系统可编程     

基于CPLD和接触式图像传感器的图像采集系统

介绍一种基于接触式图像传感器（CIS）的图像采集系统。复杂可编程逻辑器件（CPLD）采用MAXⅡ系列的EPM570芯片,实现接触式图像传感器的时序驱动和控制。采用高速A／D转换器TLC5510将接触式图像传感器所输出的模拟电压转换为像素灰度的数字量。利用复杂可编程逻辑器件产生数据的存储地址,并控制存储器将A／D转换的结果进行存储。文中详细叙述总线切换电路,实现双存储区的轮换工作,使得系统在采集图像的同时可以处理前一帧图像数据,提高图像采集与处理的效率。     

基于 NiosII 的音频信号分析仪设计

文中研究了一种基于傅立叶变换和 Nios 软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪.该仪器通过 Avalon-ST 总线有效的把 FFT IP 核与 Nios 软核处理器有机的结合起来,在 FPGA 芯片上配置 NiosII 软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势.设计中,在 Altera EP2C35系列 FPGA 芯片中嵌入 NiosII 软核处理器,使之集成在一片 FPGA 上,开发效率高、灵活性强,能较好地满足的市场需求     

建立在模拟集成电路上的边界扫描设计

对模拟芯片边界扫描测试方法进行了研究,结合IEEE1149.1标准框架结构和IEEE1149.4标准混合信号测试总线思想构建了模拟芯片边界扫描测试电路,运用了数字移位寄存器和模拟开关构成模拟边界扫描单元,并编写了TAP控制器及其它电路的VHDL代码,通过实验仿真验证了测试电路的可行性。测试电路可以完成模拟芯片的简单互连测试以及性能测试。     

芯片测试的DNA计算机算法研究

采用DNA超级计算,设计出芯片错误测试的有效算法,并将之与现有测试技术结合,解决现有集成电路中错误测试中存在因耗时过长而无法保证芯片电路准确率达到100%这一实质问题。最后阐述了芯片测试的DNA计算机算法研究的意义、现状、研究内容、研究方法等。     

混合信号总线测试方法及应用研究

简要介绍了混合信号测试总线IEEE1149．4标准和KLIC混合信号总线测试用的实验芯片。使用本研究室开发的混合信号边界扫描测试系统对KLIC实验芯片进行了简单互连、扩展互连测试和CLUSTER测试等。测试结果表明，IEEE1149．4测试总线在这些测试中是非常成功的，并同时指出了其局限性。     

基于FPGA的高速多通道数据采集系统设计

介绍一种基于FPGA的数据采集系统的设计,以CycloneⅡ系列的EP2C35F484芯片为主控单元,配合模数转换芯片ADS7825和USB传输控制芯片CY7C68013,并结合外围电路实现了采集系统。基于QuartusⅡ9.0平台,实现了对ADS7825芯片和CY7C68013芯片的控制与通信,并采用Verilog硬件描述语言,实现了系统的仿真,给出了系统核心模块的时序仿真波形图。经测试,系统实现了对多路模拟信号的采集,具有良好的稳定性、快速性。     

微热板阵列式集成气体传感器的芯片电路设计

针对加热测温一体化集成微热板阵列气体传感器的需要,以微热板加热性能测试参数为依据,提出了一种基于微热板气体传感器阵列的单片集成方案。该方案包括由四个微热板构成的传感器阵列,加热驱动单元和信号采集单元。采用Hspice软件对加热驱动电路和信号采集电路进行设计,并进行了芯片电路系统的仿真。仿真结果表明实现了微热板的独立控温和信号的采集,验证了该方案的可行性和正确性。     

超声波液体密度传感器

介绍了超声波密度传感器的工作原理和超声波探头的选择与制作工艺要点。所设计的硬件电路包括发射电路、放大接收电路和检波整形电路。超声波传播时间的测量是通过ATMEGA16L单片机内部的高速计数器实现的。针对环境温度对密度的测量有较大的影响,采用集成温度传感器AD590与单片机共同完成温度补偿。经测试证明:传感器的准确度达到±0.25%。     

视频编码芯片TFP410的FPGA初始化

基于FPGA在当今数字电路开发中灵活高效的平台作用,提出一种基于Altera公司FPGA设计而实现的嵌入式实时图像显示接口方案。采用FPGA配置视频编码芯片TFP410,将图像信息通过HDMI物理接口发送到外部显示设备,为后续高级图像处理做准备。重点介绍了TFP410外围电路设计及I2C配置实现方法。在QuartusⅡ平台上,采用SignalTapⅡ逻辑分析仪对系统进行时序分析,并给出了试验图片。该设计方案可靠,易于升级,可满足视频显示系统对实时性的要求。     

VLSI implementation of a neural network model

The authors describe a complementary metal-oxide-semiconductor (CMOS) very-large-scale integrated (VLSI) circuit implementing a connectionist neural-network model. It consists of an array of 54 simple processors fully interconnected with a programmable connection matrix. This experimental design tests the behavior of a large network of processors integrated on a chip. The circuit can be operated in several different configurations by programming the interconnections between the processors. Tests made with the circuit working as an associative memory and as a pattern classifier were so encouraging that the chip has been interfaced to a minicomputer and is being used as a coprocessor in pattern-recognition experiments. This mode of operation is making it possible to test the chip's behavior in a real application and study how pattern-recognition algorithms can be mapped in such a network     

基于ADF4360-9的GSM检测时钟发生器

集成VC0的锁相芯片目前在通信系统中应用十分广泛,结合锁相频率合成基本原理以及高集成锁相频率合成芯片ADF4360—9的工作特性,设计一个稳定的GSM检测时钟发生器。详细介绍了芯片的结构、原理以及应用,并给出了频率合成器的电路参数、完整的硬件电路和程序代码,测试数据表明该电路的性能指标符合要求。