GPS中使用扩展卡尔曼滤波器改进的延迟锁定环

延迟锁定环是GPS接收机中实现PN码的捕获和跟踪的重要部分,对系统的性能有着重要的影响。该文首先讨论了经典的延迟锁定环的组成和原理,接着介绍了卡尔曼滤波器以及为了应用于非线性系统的扩展卡尔曼滤波器,最后提出了用扩展的卡尔曼滤波器对传统的延迟锁定环的改进。     

扩频码跟踪及同步失锁的研究与实现

针对扩频通信系统中的PN码同步问题,在分析扩频码跟踪方法的基础上,讨论了同步失锁问题,给出非相干延迟锁定环的计算公式和降低同步失锁误判的方法,并对其进行Matlab仿真及FPGA硬件调试.结果表明:该同步系统能够很好地跟踪接收端PN码的相位变化,失锁电路能够有效工作,并准确判断出同步失锁状况.     

一种与本底噪声无关的延迟锁定环鉴别器北大核心CSCD

基于代数方法和PN码相关函数几何图形分析,提出一种与本底噪声完全无关的延迟锁定环鉴别器D NELE_FN,彻底解决了传统延迟锁定环鉴别器与本底噪声有关的问题。D NELE_FN鉴别器无需增加硬件和计算量,对消了环路本底噪声,充分利用了包络P的信噪比比包络E和包络L信噪比高的特性,提高了码环路的跟踪测量精度,进而提高了GNSS接收机的定位精度;同时,有助于GNSS接收机更抗差地跟踪弱信号。     

DS-SS系统解扩技术研究

对DS－SS（直接序列扩频）系统的解扩技术进行研究，将具有±Tc/2峰值幅度窗口的自相关特性用于PN码捕获，Tc／2鉴相特性用于PN码跟踪，实现了双相关器和单相关器实现PN码同步的两种解扩方案，并针对2径多径传输的情况，采用两个并联PN码同步环加上捕主径控制电路，实现了只捕主径抑制它径的功能．使设备具有一定的抗多径能力。     

非相干扩频接收机伪码跟踪环设计及FPGA实现

伪码跟踪环的设计是实现非相干扩频接收机的关键环节。为了实现非相干扩频接收机的伪码跟踪,设计了能量归一化的延迟锁定跟踪环,给出了环路的实现结构及环路参数的计算方法。分析了非相干扩频的特点,指出环路设计的关键点,在此基础上阐述了码环鉴别器、环路滤波器、超前滞后码发生器的设计及实现方法,并给出一套具体的实现参数。Modelsim仿真结果及FPGA实测数据表明所设计的环路能对伪码进行精确跟踪。     

GNSS接收机自适应带宽伪码跟踪环路设计

从GNSS接收机对伪码延迟锁定环(DLL)快速稳定的需求出发,分析了环路滤波器带宽对码环性能的影响,对不同带宽下环路的稳定时间和跟踪精度进行了测试。提出了一种自适应带宽的码环设计方案,通过对环路滤波器带宽的实时调整,有效地实现了码环牵引过程的快速稳定和精确跟踪,提升了码环性能。利用自研的GNSS接收机进行了测试和验证,测试结果表明码环稳定时间小于400 ms。     

扩频通信系统的伪码跟踪技术研究

同步系统是无线电导航系统中的关键部分。而伪码跟踪技术又是同步的关键技术。文中对延迟锁定环（DLL）系统理论进行深入研究,建立了延迟锁定环（DLL）的数学模型,通过仿真对伪码跟踪技术进行了定性的探讨,在仿真的基础上使用Insight公司的FPGA开发系统,用测试电路实测了伪码跟踪的性能。     

对流层散射通信扩频解扩关键技术的研究

提出了适合于对流层散射通信的扩频解扩的一套解决方案,该方案解决了传统的延迟锁定环在散射通信中应用的设备量庞大的难题,并提出了适合于散射通信的伪码数字锁定环及其相关技术。     

DSSS接收机中PN码同步的FPGA实现

PN码同步是直接序列扩频通信系统实现正确解调的首要条件,由于发送端和接收端的时钟不同所造成的码片相位偏移将影响到传输数据的正确接收,因此根据PN码良好的自相关特性,提出了一种在基带数字信号处理中基于FPGA的能有效锁定发送端和接收端时钟,实现PN码同步的方案。并结合系统框图具体分析了同步捕获和跟踪中各个模块的功能和实现方法,跟踪模块中涉及到模拟电路部分的也给出了具体的电路设计,最后说明了调试过程中的一些问题及解决技巧。     

GPS接收机伪码锁相环设计

本文介绍了 GPS 接收机核心算法中的伪码跟踪锁相环设计，对实际应用中的非相干延迟锁定环的工作原理进行了详细推导，着重介绍了归一化超前减滞后包络鉴相器和理想二阶环的设计。     

PN码步进搜索捕获的双门限判决

本文讨论了PN码步进搜索捕获的双门限判决。它把同步检测输出分作三种情形:没有达到同步,步进搜索到下一个状态;已经实现了同步,进行锁定跟踪;对是否实现同步不能作出判决,对该状态再作一次同步检测。在比较PN码捕获的各种方法时,应以最短平均捕获时间为准则,以平均假锁滞留时间为约束条件或以锁定后的平均寿命为约束条件,此外还应考虑不同同步检测器的影响。本文所作的数值分析表明:在固定检测时间的各种PN码步进搜索捕获方式中,以双门限判决方式最好,能使最短平均捕获时间缩短20-50％。本文也给出双门限判决方法与可变检测时间多次驻留检测PN码步进搜索捕获的性能比较。     

超长PN码的延迟–等待直接捕获方法

提出了一种新的直序扩频体制卫星导航定位系统中超长PN码序列的快速直接捕获方法，即通过估计本地与卫星时间偏差来确定延迟时间，从而预置本地伪码的“延迟一等待”捕获法。文章深入分析了该方案实现的主要技术细节和捕获性能。     

扩频通信中PN码序列的捕获

扩频信号的捕获与跟踪是扩频接收机进行定位解扩的基础,文中基于FPGA进行了扩频信号捕获与跟踪的设计实现。分析了该方案的匹配滤波器、载波跟踪环、码跟踪环的设计与实现方法。并通过BPSK调制,使用非相干扩频通信的PN码并行捕获算法实现信号的捕获。     

码分多址通信系统中地址同步与实现

本文对码分多址通信系统中地址码选取和实现地址码同步进行分析比较,并对包络相关延迟锁定环的各项参数进行设计计算,对主要性能进行测试。最后提出存在问题及可以考虑的改进意见。文中对很有实用价值的地址码——G_0/d序列进行一般分析,并与m序列在码同步性能方面进行了测试比较。     

利用MapBasic编程实现CDMA网络PN码规划和优化

介绍了PN(pseudo noise,伪随机噪声)码在CDMA网络中的作用,对导频复用距离进行了分析,并阐述了PN码规划和优化的原理。在此基础上利用MapBasic编程语言,开发了CDMA网络PN码规划和优化系统,实现了CDMA网络PN码的自动规划和优化。     

加性白噪声下基带延迟锁定环跟踪精度的计算

研究了加性白噪声下基带延迟锁定环跟踪精度的计算问题,着重讨论了积分时间和环路带宽的关系.以码延迟相关鉴别器的等效鉴相模型为基础,研究了相关器输出噪声特性及其在输入端等效噪声的特性,推导了线性跟踪环输出噪声方差的计算公式,并得到了积分时间和环路带宽分别起主导作用时的简化计算公式,使两种不同的结论得到了统一.     

两种伪随机码同步捕获方法的性能比较

讨论了相关器与延迟匹配滤波器在直接序列扩频 通信系统中实现PN码捕获的原理,并在此基础上分析比较了二者抗窄带、宽带噪声对同步检测干扰的能力,以及同步捕获的平均时间和系统在实际应用中具体实现的难易程度。     

星载伪码测距系统精确同步及FPGA实现

针对星载伪码测距系统中伪码同步的实现问题,给出了一种适宜在FPGA中实现的结构。系统采用归一化超前减滞后功率鉴相器以及二阶环路滤波的架构,对非相干延迟锁定环路进行理论分析和仿真,并给出了FPGA中实现资源统计。仿真结果表明,该方法具有很高的伪码跟踪精度,满足星载伪码测距的要求。     

压制干扰对GPS接收机码跟踪环的性能影响分析

压制干扰是GPS接收机面临的重要的人为威胁之一,对伪码跟踪的跟踪测距精度产生影响,甚至导致伪码跟踪环失锁。干扰对伪码跟踪环的影响模型涉及许多因素,建模比较困难。以常用的非相干超前减滞后功率延迟锁定环为例,建立了码跟踪环在宽带噪声干扰、窄带干扰和点频干扰下的跟踪误差模型,比较了压制干扰对C/A码和P(Y)码跟踪环性能的不同影响。通过对不同干扰方式下C/A码和P(Y)码跟踪误差的仿真,得出了对C/A码和P(Y)码跟踪环性能影响较大的干扰方式和干扰频率,为GPS接收机干扰方法和抗干扰措施的选择提供了理论依据。     

cdma2000的PN码规划方法

导频PN码规划是CDMA移动通信网中特有的问题,在网络规划中具有重要地位。良好的PN码规划对于实现设计良好的网络至关重要。文章阐述了PN码规划的原理,分析了PN码规划时需要注意的复用距离、PN相位偏移和PN增量选择问题,为CDMA网络的PN码规划提供参考。