VHDL与数字电路设计

介绍VHDL语言所具有的强大设计功能和广泛的应用领域,并将其运用于具体数字电路设计.通过对设计结果的分析,阐述了VHDL在数字电路设计中的优越性.并指出VHDL在电子电路设计中的缺点及其未来的发展方向.     

VHDL语言设计数字电路

在许多家电和工业的控制电路中,为了提高电路的稳定性或控制精度,已经把模拟信号转化为数字信号进行处理,所以数字电路在实际生活当中占很重要的位置,本文详细介绍了如何用VHDL语言开发数字电路,大大的简化了对工控电路的设计并且减低了成本。     

基于VHDL的数字密码锁设计

本文主要介绍运用VHDL技术设计数字密码锁的方法。本设计采用自顶向下的数字系统设计方法,将数字密码锁系统分解为若干子系统,并且进一步细划为若干模块,然后用硬件描述语言VHDL来设计这些模块,并且分别进行软件和硬件的仿真。仿真结果表明:该数字密码锁能够校验3位十进制数密码,且可以预置密码,显示输入密码,具有输入错误指示,解码有效指示等相应的状态指示。该密码锁体积小,功耗低,操作简单,不怕掉电,维护和升级都十分方便,具有较好的应用前景。     

UART在FPGA上的设计与实现

在基于FPGA芯片的工程实践中,经常需要FPGA与上位机或其他处理器进行通信,为此设计了用于短距离通信的UART接口模块。该模块的程序采用VHDL语言编写,模块的核心发送和接收子模块均采用有限状态机设计,详述了各子模块的设计思路和方法,给出了它们的仿真时序图。综合实现后,将程序下载到FPGA芯片中,运行正确无误。又经长时间发送和接收测试,运行稳定可靠。相对参数固定的设计,该UART的波特率、数据位宽、停止位宽、校验位使能及校验模式选择均可以在线设置,为FPGA与其他设备的通信提供了一种可靠途径,具备较强的实用价值。     

基于VHDL语言的信号发生器的设计与实现

本文介绍一种基于VLDL的采用自顶而下设计方法实现的信号发生器。该设计方法具确外围电路简单，程序修改灵活和调试容易等特点，并通过计算机仿真和实验证明了设计的正确性。     

提高反射器制造精度设计与计算的探讨

一个设计完美的反射器，很大程度上依赖于反射的加工成型工艺正确与否。冷冲压加工的反射器效率最高，但往往精度不高，其主要原因是忽视了反射器非反射面曲面规律。     

基于VHDL语言的串行密码锁设计

EDA技术的应用引起了电子产品系统开发的革命性变革。利用先进的EDA工具,基于硬件描述语言,可以进行系统级数字逻辑电路的设计。本文简述了VHDL语言的功能及其特点,并以8位串行数字锁设计为例,介绍了在Max＋plusⅡ10．2开发软件下,利用VHDL硬件描述语言设计数字逻辑电路的过程和方法。     

用VHDL自顶向下设计自动转换开关控制器

控制器是自动转换开关(ATSE)的重要组成部分,其传统设计方案繁杂.VHDL非常合适用于可编程逻辑器件的应用设计,它能方便地描述大型电路,快速地完成设计.     

基于CPLD的等精度频率计的研制

本文以等精度频率计的研制为背景,介绍了等精度频率计的系统硬件结构及工作原理,并从应用的角度阐述了基于微处理器89C51芯片、CPLD的控制系统设计方法,以及CPLD模块的VHDL语言描述。     

有限状态机FSM在PLD中的实现分析

随着EDA技术的发展,利用VHDL语言描述有限状态机(FSM),得到广泛应用研究.本文通过举例,利用VHDL语言描述了不同模式的有限状态机,分析了有限状态机在PLD中综合的特点.同时,本文中对不同描述风格的有限状态机在PLD EMP7032中综合的特性进行了比较分析.可以看出,不同的模式、不同的描述风格,对有限状态机的特性具有较大的影响.这一结果,为在实际的设计中,对有限状态机的VHDL语言设计的优化提供了有效的参考依据.     

基于CPLD的虚拟智能频率计的VHDL设计

介绍以CPLD为虚拟频率计核心，通过MAX PLUSⅡ开发平台，在Windows95/98下用Delphi5.0实现操作界面，由PC机Delphi5.0实现操作界面，由PC机中CPU对外周期信号实现10^-5精度的智能化频率测量的VHDL设计思想和实现方案。     

基于VHDL描述语言的高级数据链路控制协议实现

VHDL硬件描述语言是一种用于数字系统进行设计和测试的语言,系统硬件描述能力强,模块化和自上而下的设计思路,使得系统设计周期短、设计灵活,便于移植.通过对EDA设计方法的研究,设计采用模块化思路和VHDL语言设计实现OSI参考模型数据链路层重要协议- HDLC协议,主要设计模块有:帧同步模块、“0”比特填充与删除模块、...     

基于VHDL语言的可重用焦面FPGA软件验证平台设计

FPGA凭借其设计灵活,资源丰富的特点,在航天遥感相机中的应用越来越广泛.而随着FPGA的规模越来越大,所实现的功能越来越复杂,验证工作已经占到了整个FPGA设计工作量的75％.为了提高验证效率,本文提出了一种基于VHDL语言的可重用CCD焦面FPGA软件验证平台设计方法,该方法通过模块式的分层设计,实现了FPGA验证模块的重用,运用Testio读取文本技术,使测试用例的读入更加灵活,对输出结果进行自动化比对.该方法已在多个项目中使用,结果表明该方法提高了验证效率.     

基于整数线性规划的恢复子系统划分与分区方案的综合评价

大停电事故发生后若系统内含有多个黑启动电源,合理的子系统划分方案将有助于各系统协调并行恢复进而缩短恢复时间。建立以子系统间联络线最少为目标的子系统划分的整数线性规划模型;通过构造"割"约束并利用高效求解器CPLEX对模型多次求解以获取足够多的方案;建立子系统划分方案的评价指标集,并采用变异系数法对方案进行综合评价和排序;引入摇摆节点的概念对模型进行预处理,降低决策空间规模。新英格兰10机39节点系统和IEEE 118节点系统的子系统划分结果验证了所提模型和方法的有效性。     

利用VHDL语言实现Hopfield神经网络运算

VHDL语言作为一种硬件描述语言,其并行执行的特点适合仿真神经网络,便于神经网络的硬件实现,本文简要介绍了Hopneld神经网络算法,并用VHDL语言设计和实现了Hopfield神经网络模块。Hopneld神经网络模块可应用到加密芯片上,模拟非线性函数控制伪随机序列的输出。     

基于单片机的高精度频率计设计

介绍了基于AT89系列单片机的高精度频率计的设计方案,描述了它的系统组成、工作原理和软件设计。此外,阐述了利用单片机实现多周期同步法测量频率的方法,包括同步接口电路设计和测量原理。该频率计采用单片机与频率测量技术相结合,利于多周期同步测量法的实现和灵活的测量自动控制,并且大大提高了测量的精度。     

Nonintrusive appliance load monitoring based on integer programming

This paper presents a new nonintrusive appliance load monitoring technique based on integer programming. Nonintrusive appliance load monitoring is the problem of identifying the operating conditions of electric appliances in a house by observing only the overall load current and voltage. Since the overall load current is expressed as a superposition of the currents of the operating appliances, the monitoring problem can be formulated as an integer quadratic programming problem by expressing the operating conditions as integer variables. This problem is solvable with a sufficiently small computational burden thanks to the recent development of commercial software. The proposed method does not require relearning even when a new appliance is installed in the house. Furthermore, the proposed formulation is applicable to cases in which some appliance has multiple modes, and cases in which some appliances of the same type are operating simultaneously. The usefulness of the proposed technique is verified by experimental results. © 2010 Wiley Periodicals, Inc. Electr Eng Jpn, 174(2): 18–25, 2011; Published online in Wiley Online Library ( wileyonlinelibrary.com ). DOI 10.1002/eej.21040     

基于SOPC的等精度数字频率计设计

提出了一种等精度数字频率计的SOPC实现方法。该方法的关键是从性能和成本的要求出发配置嵌入式Nios II软核的微处理器系统,实现了＂FPGA＋嵌入式微处理器＂的无缝结合。频率计各参数测量由FPGA逻辑实现,计算、控制与显示由微处理器系统实现,二者结合完成对频率、周期、占空比、脉宽的测量。测试结果表明,该频率计的测量精度高、稳定性好、成本低、体积小。验证了SOPC实现等精度频率计是一种行之有效的新方法。