利用Aptix硬件仿真器对32位RISC处理器的硬件验证

随着ASIC技术的不断发展，设计规模及复杂程度也不断增加，前端设计的准确性对整个项目的重要性越来越大，因此，在前端设计中，除了进行软件仿真外，还需要进行硬件验证。本文介绍了一种不同于通常利用FPGA板下载进行仿真的硬件仿真方法，而是采用Aptix公司提供的MP3C硬件仿真器对自行设计的32位嵌入式RISC微处理器进行硬件验证。     

32位嵌入式RISC处理器的VLSI实现

本文实现了一个低功耗,高速度的32位RISC处理器。芯片采用了ARM V4的指令集,哈佛结构和五级流水线。同时利用了改进的流水冲突检测控制和异常处理使得流水线能以较高的速度顺序流动。与商用的ARM7TDMI相比,在0.6mm的工艺上达到了与商用0.35mm工艺制造相同的速度,同时CPI降低了26%,MIPS上升了36%。整个系统在APTIX公司提供的MP3CF硬件仿真器上完成了硬件验证,现已完成了版图设计并提交流片。     

现代RISC处理器的流水线技术

在阐明现代RISC处理器采用的超级标量技术与超级流水线技术的基础上,介绍超级标量处理器IBM RISC Systcm/6000、超级流水线处理器MIPS R4000及RISC/CISC混合处理器Intcl 486的流水线设计,论述了其实现中的问题与技术,包括流水线的数据依赖性、分支预测、存储器障碍、代码重排等.最后指出发展趋向。     

一个针对FPGA的完全可配置的嵌入式32位RISC处理器

正使用嵌入式微处理器的FPGA设计不断增长。根据Dataquest的统计,一年大约启动10万个FPGA设计项目,其中约30%包含某种形式的微处理器。     

嵌入式RISC处理器技术的发展现状

嵌入式RISC处理器是上个世纪90年代初问世的,代表性的产品有ARM公司的ARM、Motorola公司的Mcore、三菱公司的M32R、NEC公司的V8xx和日立公司的SH等。其设计思想与以往的微机、工作站和个人电脑用微处理器有所不同。这种新型微处理器随着消费类电子产品的数字化、移动化及网络设备的发展逐渐形成了一个巨大的市场。目前全球的年销售量已从1996年的不到1亿只增长到6亿只以上。本文将通过对嵌入式RISC处理器的目标和新需求的研究来阐述对应的体系结构、高性能化和低功耗化方面的最新技术发展和存在的问题。     

32位嵌入式RISC微计算机

ＲＩＳＣ作为计算机设计策略的一种类型已愈来愈地应用于计算机的设计中。本文介绍我国自行研制的３２位嵌入式ＲＩＳＣ微计算机。     

64位MIPS指令处理器的流水线设计

介绍了一种采用64位MIPS指令集CPU的流水线设计。作为SOC的核心，CPU的性能主要取决于指令的执行效率，而采用流水线方式大大增加了指令的执行速度，提高了CPU的性能。该CPU使用五级流水线设计，文中对影响流水线正常执行的各种因素进行了分析，以及在实际设计中采用相应的控制机制，从而完成对一个具有较高性能的CPU核的流水线控制的设计。     

一种加速嵌入式RISC微处理器EEPROM指令读取的方法

提出了一种EEPROM作为嵌入式RISC微处理器的程序存储器时加速指令读取速度的方法。该方法结合具体使用的EEPROM模块和基于4级流水线的RISC微处理器的设计，对流水线EEPROM读取程序顺序执行和不能顺序执行时的相应情况进行了分析，以确保系统的程序能正确执行。最后，给出了流水线读取EEPROM的电路实现组织结构。     

一个针对FPGA能完全可配置的嵌入式32位RISC处理器

使用嵌入式微处理器的FPGA设计不断增长。根据Dataquest的统计，一年大约启动10万个FPGA设计项目，其中约30％包含某种形式的微处理器。     

32位嵌入式RISC微处理器设计与实现

本文完成了32位嵌入式RISC微处理器设计,其指令系统与MIPS32兼容.文章着重研究了该处理器的指令系统与整体架构,给出了核心模块设计,并采用Mentor Graphics公司ModelSim进行了功能仿真.最后,采用Altera公司提出的灵活、高效的片上系统设计方案 SOPC,结合Altera公司的FPGA,设计了专用实验电路,对自行设计的32位嵌入式RISC微处理器进行了正确性验证.     

32位RISC嵌入式微处理器流水线设计

介绍了一32位RISC嵌入式微处理器(取名为MoonCore)的5级流水线的结构,即取指&译码(IF&ID)、读寄存器堆(RF)、执行(EXEC)、访存(DMEM)和写回(WB),详细介绍了各个流水级的主要部件的设计并分析了流水线相关问题及解决办法.     

32位RISC微处理器设计

介绍了一种与Motorola-Mcore兼容的32位RISC结构微处理器核的设计。从该处理器的整体结构的划分,到处理器内部各单元的设计,进行了比较详尽的阐述,最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证。     

嵌入式单精度扩展浮点RISC微处理器的设计

文章介绍了一种单精度浮点RISC微处理器的核心设计思想，改进设计了一种新颖的芯片内置总线仲裁器控制总线、中断处理机管理中断、数据中继器操作存储器。采用三阶布斯算法和浮点并行算法设计FALU和FMUL，并设计了嵌入式128KSRAM，最后用UMC0．25μmCMOS工艺库进行综合、布局布线完成版图设计。版图后模拟验证以及CPLD硬件仿真验证表明：微处理器工作主频达到50MHz，全部共88条指令运行正常。     

8位RISC微处理器核的参数化设计

文章分析了精简指令集的结构特征和嵌入式系统的应用需求，在设计出的8位RISC微处理器核的基础上，从指令集，存储空间等体系结构方面做了参数化设计和参数提取，讨论了硬件描述语言和运用于微处理器核上的程序对参数化设计的支持。参数化的设计方法增强了IP核的灵活性和可重用性，可以在大批量设计片上系统的过程中充分使用和化设计方法。     

一种媒体增强的可配置RISC微处理器核设计

针对嵌入式多媒体应用，设计了一种媒体增强的可配置微处理器核RISC32。研究了媒体增强扩展．流水线控制策略，旁路技术以及异常处理等。RISC32采用参数化和模块化设计方法，具有较强的可配置性。在Xilinx X2CV3000 FPGA上通过了指令集仿真，并进行了基于RISC32的MPEG-4 AAC音频实时解码实验．表明该RISC核能够方便地应用于片上系统（SoC）。     

一种高效率8位嵌入式微控制器的VLSI实现

在分析标准8位MCU流水线结构的基础上，从提高效率及降低功耗的角度出发，提出了一个高性能MCU的实现结构。通过流水线结构的优化，使指令执行效率提高到原来的2．5倍，在保持运算能力不变的前提下，功耗可降为标准结构的1／16左右。     

32位浮点嵌入式MCU设计研究

本文介绍了一个基于RISC体系结构的32位浮点嵌入式MCU的设计实现。该：MCU内含128kbit的SRAM、采用哈佛结构、四级指令流水线、32位指令字长和内部43位数据字长。MCU内部设置多个快速寄存器及采用硬连线逻辑代替微程序控制的方法，加快了微处理器的速度，提高了指令执行效率。设计中还采用对寄存器同步写、异步读的方式避免了数据相关问题。