利用Aptix硬件仿真器对32位RISC处理器的硬件验证

随着ASIC技术的不断发展，设计规模及复杂程度也不断增加，前端设计的准确性对整个项目的重要性越来越大，因此，在前端设计中，除了进行软件仿真外，还需要进行硬件验证。本文介绍了一种不同于通常利用FPGA板下载进行仿真的硬件仿真方法，而是采用Aptix公司提供的MP3C硬件仿真器对自行设计的32位嵌入式RISC微处理器进行硬件验证。     

基于DSP的采集器硬件实现方法

为了解决对汽车的监控,设计了多媒体采集器。多媒体采集器接收到GPS车载台的命令后采集图像,进行MEPG-4压缩,压缩的图像数据通过GPS车载台传送给监控中心,监控中心解压后看到前端图像。同时多媒体采集器在自身可以保存图像,供以后查询使用。在分析ADI公司的ADSP—BF532芯片的性能特点的基础上,提出了多媒体采集器的硬件实现方案。介绍了多媒体采集器系统的系统构成,在细节上分析了主要的硬件选择及设计。整个系统用DSP对视频数字图像做处理,采用的压缩算法是MEPG-4。     

农村广播电视数字流媒体播出前端建设

介绍农村广播电视流媒体播出前端的构建，流媒体播出前端系统硬件和软件的功能及实施过程。     

Protues在单片机系统设计中的应用

单片机系统设计包含硬件设计和软件设计2部分。传统的方法是先进行硬件设计,然后使用仿真器在硬件电路上进行仿真调试。当硬件电路不满足设计要求时,就需要修改硬件电路重新进行调试。Proteus是单片机系统仿真软件,在Proteus环境下可直接对单片机系统进行硬件设计和软件仿真,当硬件电路不满足设计要求时,即直接修改电路重新进行仿真,直到系统软硬件满足要求为止,故应用Proteus进行单片机系统仿真设计提高开发效率。使用Protues对基于DS18B20单片机多路温度采集系统进行设计和仿真,验证该设计的正确性和可行性。     

辽阳石化数字电视平台设计方案

1、需求描述 辽化电视台为向用户提供电视节目及增值服务进行平台设计，平台初期按25万用户设计，要求可以扩展到60万用户。平台要求包含前端硬件系统、CAS系统、SMS系统、EPG系统、VOD系统、数据广播系统、监控系统、马赛克系统等。频道分配尽量使用750MHz以内的频段。整个平台采用N＋1备份，     

基于ST20TP4的HDTV信源解码器的软硬件实现

介绍了以ST20TP4为主控制芯片控制Sti4600和Sti7000进行音、视频解码的HDTV信源解码器，ST20TP4还负责对前端或LVDS板输入的TS流进行解复用，重点阐明基于32bit微控制器的HDTV信源解码器的硬件设计和软件编程。     

面向系统芯片的验证策略

随着集成电路的设计规模不断增大，芯片的验证工作变得越来越重要。文章首先回顾了一些常用的验证技术，然后分别讨论了SOC设计中所要进行的模块单独验证、芯片的全功能验证以及系统的软、硬件协同验证。     

小波图像编码的硬件实现

设计了二维离散小波变换和快速零树编码的硬件结构,实现了一小波图像编码系统.编写了各个模块的Verilog HDL模型,并进行了仿真和逻辑综合.最后用Altera公司的CPLD对整个编码系统进行了验证.结果表明,设计的硬件结构是正确的,可以用来实现小波图像编码系统.     

有线数字电视前端设备的备份和切换

本文讨论有线数字电视前端各种硬件设备如何进行备份和主备设备的切换方法,并详细介绍一种既可靠又方便快捷、成本低的全新的主备切换方法。供大家在设计建设有线数字电视前端时参考。     

Sumavision成功进驻西宁

Sumavision作为数字电视领域最大的系统提供商成功中标西宁有线电视网络数字信息服务平台建设工程，此次项目涉及前端硬件、CAS、VOD、互动业务、城域网建设、SMS、EPG等前端软硬件产品。     

LLVMVF: A Generic Approach for Verification of Multicore Software

Proliferation of multicore hardware boosted the need for verification of multicore software that is running on these hardware. Multicore software demands new verification techniques different from the ones used for sequential software. Many optimized compiler frameworks are arising to address the complexities of multicore software. Among these compilers, Low Level Virtual Machine (LLVM) is especially gaining popularity because i) has a universal front-end that allows to read in many different input languages, ii) aggressive optimizations to improve code performance and quality, and iii) a well-defined intermediate bytecode representation, called LLVM IR, that allows a unified intermediate representation. In this work, we present a novel framework, called LLVM Verification Framework (LLVMVF), implemented in a purely functional language for verification of multicore software. To our knowledge, this is the first verification framework using the LLVM bytecode representation for multicore software. We present an SMT-based Bounded Model Checker backend of LLVMVF and perform initial experiments on multicore software using Pthreads library. Furthermore, we compare our results with an existing multicore software verification tool.     

一种面向嵌入式SoC设计的混合级硬/软件协同验证技术

SoC已经成为嵌入式系统必不可少的解决方案。验证如此复杂的嵌入式SoC是非常困难的,系统设计需要新的验证技术更快更好地完成系统功能验证任务。通过比较当前3种主要的嵌入式系统验证技术:软件仿真技术、硬件模拟技术、硬/软件协同验证仿真技术,介绍基于指令集仿真器和FPGA相结合的、面向IP核复用的混合级硬/软件协同验证环境,并提出混合级协同验证总线功能模块的构成。该技术不仅可以提高设计的可信性和验证速度,而且能够继承当前大多数硬件模拟验证方法。     

数字全极化微波辐射计系统设计与定标分析

海洋风场是海洋与大气作用的重要参数之一。全极化微波辐射计是一种新型的微波遥感器。数字全极化微波辐射计采用多路数字相关技术,对水平和垂直极化信号进行相关处理,产生反演海面风场模型所需海面亮温Stokes矢量。详细介绍了数字全极化微波辐射计的系统设计方法,包括射频前端、中频段和数字相关器的设计。同时给出了系统内定标以及外定标方法。对数字全极化微波辐射计做了细致的理论分析和硬件实现设计。     

基于SystemVerilog的SRAM控制器IP核验证

随着硬件设计复杂度的提高,设计的后期验证在设计生命周期中占据的比重也越来越大。能否对设计进行全面有效的验证,是验证人员所面临的主要问题。采用SystemVerilog语言对SRAM控制器IP核搭建验证环境,并结合SVA断言技术对其实行监控,得出代码及功能覆盖率数据。通过与传统的验证方法对比分析可知,基于SystemVerilog的验证方法更加全面有效,提高了验证质量。     

软硬件协同设计语言System C在SoC设计中的应用

软硬件协同设计是未来VLSI设计的发展趋势.作为新的系统级VLSI设计标准,System C是一种通过类对象扩展的基于C/C++建模平台,支持系统级软硬件协同设计、仿真和验证.文章讨论了SystemC复杂芯片设计中的设计流程、设计优势,并给出具体设计实例.     

基于SystemC和Verilog软硬件协同验证

针对当前专用数字集成电路设计中的验证瓶颈,为了在更高的抽象级别对设计对象进行描述和验证,提出一种软硬件协同验证方法.该方法基于SystemC的交易级处理器内核模型和基于Verilog的内核之外的硬件模型.该方法被应用到东南大学研发的微处理器芯片GIV的具体验证中.实验数据表明,由于采用软硬件协同验证模型在芯片生产之前对系统功能、结构设计等进行验证,缩短了开发周期,降低了开发成本,提高了验证可靠性.     

用属性说明语言验证硬件电路

过去对系统的设计要求说明都是采用自然语言,这种说明形式是比较含糊的,并且缺乏标准的机器可执行代码而无法进行验证.然而属性说明语言是一种易于读写、语法精简、语义严格清晰、表达能力强大、机器可执行的硬件设计属性说明语言.本文首先介绍了属性说明语言的属性定义,然后说明了用属性说明语言实现硬件电路验证的方法.通过实践证明,用属性说明语言验证硬件电路是非常有效的验证方法.     

针对SoC的软硬件联合仿真方法

片上系统(System on Chip,SoC)是芯片设计的发展趋势,仿真与验证是芯片设计中最复杂、最耗时的环节之一。基于传统的数字电路验证方式对SoC设计验证效率低下的问题,提出了一种低耦合度的软/硬件联合仿真方法。软件调试过程的打印信息语句被微处理器仿真模型执行时,将向通用输入输出(General Purpose Input/Output,GPIO)输出相应的字符串,监视器模块检测GPIO的输出,并还原字符串信息,构建了软/硬件联合仿真。SoC设计实践证明,该方法大大减少了仿真的工作量,是一种非常实用有效的SoC仿真方法。     

基于SOC的VC-1解码器软硬件协同设计及验证

提出了一种VC-1硬件解码器的SOC／ASIC设计方案,并在具体实现电路的基础上,重点讨论了软硬件协同设计方案及其验证策略的设计考虑。该设计方案已经通过基于FPGA的系统级验证。结果证明,设计方案完全可行。