基于FPGA的OFDM系统设计与实现

正交频分复用（OFDM,Orthogonal Frequency Division Multiplexing）由于其抗多径衰落,频谱利用率高的优点在无线通信领域得到了广泛的应用。设计了一套基于现场可编程逻辑阵列（FPGA）的全数字OFDM系统,给出了系统方案以及关键技术的实现方法。在设计中同步采用基于循环前缀的联合同步算法,峰均功率比抑制采用加扰方法,信道估计采用最小二乘算法。此外,还采用了一种新的抗干扰技术,通过检测并切换子载波来达到抗干扰的目的。测试结果表明系统工作稳定,抗干扰性能良好。     

FPGA／CPLD系统多种形式分频器的设计与实现

介绍了FPGA／CPLD器件的特点，并通过Altera公司的Quartus Ⅱ4．2软件开发平台，利用Verilog HDL硬件描述语言输入方式和原理图输入方式，给出了可预置任意整数分频器、半整数分频器、小数分频器及具有时序关系的多路分频器的设计方法。     

基于FPGA的HDMI_CEC设计与实现

在分析CEC协议的基础之上,提出了一种利用较少的逻辑资源实现CEC功能模块的方案,利用可综合的Verilog语言在Quartus Ⅱ10.0及ModelSim 6.5g平台下完成了电路的设计综合仿真及FPGA验证.从仿真验证结果看,本设计与HDMI接口结合后能运用于各类音视频传输系统.     

基于FPGA的FEC的设计与实现

介绍数字电视正交幅度调制器的前端前向纠错（FEC）原理，并采用Top-Down的设计方式分成成帧器（Frame）、扰码器（Randmizer）、里德所罗门编码器（Reed-solomon）、交织器（Interleaver）4个模块实现。对作为FEC关键技术的里德所罗门编码器和交织器作了重点介绍，并给出了详细的设计方法，所有模块全部通过了系统验证。     

基于FPGA的三轴伺服控制器设计与实现

针对某机载三轴运动平台的高精度伺服控制要求,设计了基于FPGA的伺服控制器。重点对硬件中的控制模块、驱动模块、通信模块和软件中的中断、复位、A／D转换等子程序进行了设计与实现。尤其是在驱动模块设计中,详细探讨了力矩电机的反馈环节参数给定模式。通过后续的仿真测试,验证了该三轴伺服控制器的有效性。     

基于FPGA双振荡电路定时器的设计

考虑冲击环境下定时器会遇到的问题,并分析了单一的晶体振荡器和谐振振荡器都不能很好地满足抗冲击性和高精度两方面要求,因此提出了一种基于FPGA设计的双振荡定时器。此定时器能有效地解决爆破作业中延时雷管起爆精度和抗冲击性能之间的矛盾。更主要的是CPLD的时序比集成芯片更加容易控制。在FPGA实现,该设计的定时精度达到纳秒级,很好地满足系统性能要求。本方法具有结构简单、成本低、可靠性高、精度高等优点。     

OFDM发射机设计与FPGA实现

为使OFDM(正交频分复用)技术在宽带无线通信中得到实际运用,提出了基于IEEE 802.11a协议的OFDM发射机的设计方案及关键技术的实现方法。在设计中采用自顶向下的设计思想,通过数字锁相环、乒乓RAM(随机存储器)等方式提高系统运行的可靠性。并利用Altera公司的Cyclone IV E系列FPGA(现场可编程门阵列)器件的特点和灵活的IP Core(知识产权核)功能,实现了OFDM发射机的设计。在Modelsim环境下的仿真结果证明了该设计的有效性,且占用的资源少。     

基于FPGA的可控分频器研究与设计

介绍了一种分频系数为整数和半整数的可控分频器的设计方法，利用Verilog-HDL编程，在Xilinx Foundation平台下实现分频器的综合和仿真，并用S05xL芯片实现。     

基于FPGA的天线选通电路设计

本文通过使用VHDL语言对FPGA进行编程实现了某天线选通电路的设计,设计输出了8路打通天线振子的脉冲信号,且打通脉冲信号的有效电平严格依次出现,满足了系统原理对电路功能的要求,并在电路设计过程中利用Quartus Ⅱ软件对天线选通电路进行了前期的功能仿真.     

基于FPGA的小数频率合成器的设计

小数分频是实现高分辨率低噪声频率合成器的主要技术手段。在分析了小数频率合成以及杂散抑制技术的基础上,采用高阶Σ-Δ调制技术可以将量化噪声功率的绝大部分移到信号频带之外,从而可通过滤波有效抑制噪声。仿真结果表明,该高阶数字Σ-Δ调制可以很好地抑制小数分频频率合成器中的杂散问题,具有很高的实用性。     

基于FPGA的小数分频器的实现

介绍了一种基于FPGA的双模前置小数分频器的分频原理及电路设计，并用Verilog—HDL编程，在ModelSim SE平台下实现分频器的仿真，并用Xilinx公司的芯片Spartan-3来实现。     

基于FPGA的任意数值分频器的设计

介绍了基于FPGA的任意分频系数的分频器的设计,该分频器能实现分频系数和占空比均可以调节的3类分频：整数分频、小数分频和分数分频。所有分频均通过VHDL语言进行了编译并且给出了仿真图。本设计中的分频器没有竞争冒险,可移植性强,占用的FPGA资源少。本设计在Altera公司的CycloneⅡ系列EP2C35型FPGA芯片中完全可实现,结果表明设计是正确和可行的。由于分频器应用非常广泛,故本设计具有很强的实用价值。     

基于FPGA的数控分频器的实现

在数字逻辑电路设计中,分频器是一种基本电路。通常用来对某个给定频率进行分频,以得到所需的频率。整数分频器的实现非常简单,可采用标准的计数器,也可以采用可编程逻辑器件设计实现。文中的设计利用VHDL硬件描述语言的编程方式,通过MAX＋PLIS（Ⅱ）开发软件和ALTERA公司的FLEX系列EPF10K10LC84-4型FPGA方便地完成了各种类型分频比电路的设计。     

基于FPGA的音响系统数字分频器

比较了数字分频器与传统模拟分频器,说明数字分频器更具优点.采用FPGA芯片实现一个音响系统的数字分频器,并详细描述了该系统的组成及各部分的实现方法,最后给出实际使用效果.     

基于FPGA的等占空比任意整数分频器的设计

给出了一种基于FPGA的等占空比任意整数分频电路的设计方法。首先简要介绍了FPGA器件的特点和应用范围，接着讨论了一些常见整数分频的方法，而本文运用一种新的可控分频器设计方法——脉冲周期剔除法，主要是对半周期进行计数，配合时钟反相电路，可以实现占空比50％的任意整数分频，分频系数由控制端给定。本设计在Max＋PlusⅡ开发软件下，利用VHDL硬件描述语言和原理图输入方式，可以方便地实现分频器电路的设计。在文中给出了N=3时分频电路设计，并对电路进行了仿真和测试，实验结果符合设计要求。     

基于CPLD/FPGA的半整数分频器的设计

简要介绍了CPLD/FPGA器件的特点和应用范围 ,并以分频比为2.5的半整数分频器的设计为例 ,介绍了在MAX plusⅡ开发软件下 ,利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。     

基于FPGA的32位除法器设计

介绍了一种使用可编程逻辑器件FPGA和VHDL语言实现32位除法器的设计方法。该除法器不仅可以实现有符号数运算,也可以实现无符号数的运算。除法器采用节省FPGA逻辑资源的时序方式设计,主要由移位、比较和减法三种操作构成。由于优化了程序结构,因此程序浅显易懂,算法简单,不需要分层次分模块进行。并使用Altera公司的QuartusⅡ软件对该除法器进行编译、仿真,得到了完全正确的结果。     

基于FPGA的跳频通信频率合成器实现

探讨了一种基于FPGA的跳频通信频率合成器的实现方案,重点介绍其原理和电路设计,并给出了FPGA的仿真结果。结果表明该设计行之有效,实现了高度集成化。     

基于FPGA的BPSK信号载频估计单元设计与实现

根据BPSK调制信号调制机理和平方倍频法原理,在FPGA平台上设计实现了BPSK调制信号载波频率估计单元。利用ModelSim仿真环境对载频估计功能进行仿真,验证了平方倍频法对BPSK信号进行载波信号估计的有效性。仿真表明基于FPGA的BPSK信号载频估计单元,有较高的估计精度,且实现原理简单,有一定的实际应用价值。