共查询到20条相似文献,搜索用时 62 毫秒
1.
在组合逻辑电路中竞争是一种特有的现象,该现象是由同一输入信号经过不同的逻辑门电路后到达同一终点时产生的延迟时间差造成的,而竞争现象的发生往往容易引起冒险现象的发生。因此,在对组合逻辑电路进行设计时,应尽量避免电路中出现竞争冒险现象,因为它会导致组合逻辑电路在逻辑设计上虽然准确无误,但是会在实际的调试运行过程中得到错误的结果。文章在对竞争冒险现象产生的原因,识别方法分析的基础上,介绍了一种简单易操作的卡诺图法来识别和清除竞争冒险现象。 相似文献
2.
:当一个逻辑门的几个输入端同时改变状态 ,并且其输出信号值依赖于输入信号跳变的次序时 ,就有可能导致瞬时出错 ,即潜在的冒险现象。本文分析了组合逻辑电路产生竞争冒险的原因 ,并在讨论传统的检测基础上 ,提出了逻辑电路竞争冒险检测的三值模拟算法 相似文献
3.
4.
贺瑞静 《沈阳建筑工程学院学报(自然科学版)》1982,(2)
竞争与冒险现象是组合逻辑电路与时序逻辑电路中存在的一种随机现象,目前一些参考资料中讲述不多或者多限于文字叙述。本文根据自己的体会,以电平异步时序电路为模型,用流程表、逻辑函数式、时序波形图几种形式,仅对异步时序逻辑电路中的竞争现象做了较细致的理论分析,同时通过例举实例对几种较复杂的无竞争的状态编码方法做了部分介绍。 相似文献
5.
用Multisim平台展现组合逻辑电路竞争冒险现象,从理论上分析产生原因,是由于门电路延迟和输入信号经不同级数的门传输而造成的。竞争冒险会使电路产生错误的结果,影响电路的正常工作。判断已设计电路是否存在竞争冒险现象,可以采用理论分析代数法和卡诺图法、计算机软件仿真法、实测法。电路出现竞争冒险可以采取增加冗余项、触发器读取输出信号、输出端并联电路等措施消除。用Multisim仿真软件验证消除竞争冒险,结果与理论分析一致,达到较好的效果。 相似文献
6.
针对逻辑电路中的冒险现象及其对电路的不良影响,利用波形图,分析并证明了判断逻辑电路冒险现象的逻辑代数法,从而降低了其问题的难度,使之更容易被理解与掌握。 相似文献
7.
本文论述了时钟脉冲Cp在分析时序逻辑电路中的重要性,以及怎样把Cp当成一个输入变量来建立更严密的特性方程和状态方程,并探索了考虑Cp的状态方程在判断竞争冒险现象方面的应用。 相似文献
8.
由于不同的门电路有着不同的延迟时间,组合电路会产生竞争,竞争容易引起电路的冒险.冒险可能使电路产生暂时或永久的逻辑错误,在设计电路时必须避免.在理论上,教科书中介绍利用"代数法"来判断和清除竞争冒险.结合笔者的教学实践,本文介绍更简单更易操作的卡诺图法来判断和清除竞争冒险. 相似文献
9.
翟俊祥 《西安建筑科技大学学报(自然科学版)》1992,(4)
本文指出目前组合逻辑电路分析方法的不足,提出了一种新的方法——条件通路法,使组合电路的逆向分析得以容易实现,从而完善了组合逻辑电路的分析方法。 相似文献
10.
文章提出了Quine-McClusky法的一种改进,该方法特别适合于有大量约束项的组合逻辑电路设计。这一改进方法,可以大大减少组合逻辑电路所需要的门电路。 相似文献
11.
提出了一种产生组合逻辑电路最小完全检测集算法。通过此算法可以得到组合逻辑电路中任意可测故障的测试及最小完全检测集。 相似文献
12.
介绍了以Java2标准中的Applet技术开发组合逻辑电路网络仿真实验平台的原理.设计了7个基本门电路,在此基础上利用软件复用思想以74138为例开发了一个与Pspice标准相结合的组合逻辑电路网络仿真实验平台.提出了一种可在浏览器中直接进行仿真的组合逻辑电路仿真实验平台的设计思想和实现方法. 相似文献
13.
四值与非门离散逻辑电路的研究 总被引:6,自引:3,他引:3
采用双极型晶体管设计出了四值TTL非门和与非门,均属于离散逻辑电路.这类门电路可以用于构成四值组合逻辑电路和时序逻辑电路,也可以和DYL系列电路配合使用. 相似文献
14.
采用双极型晶体管设计的三值TTL与非门及四态门均属于开关电路.这类门电路可用于构成三值组合逻辑电路和时序逻辑电路,也可以和DYL系列电路配合使用. 相似文献
15.
邓震垠 《北京邮电大学学报》1983,6(3):136
提出了一种同步型时序逻辑电路的机助设计程序。所设计的电路由四级 J—K 触发器或 D 触发器组成。根据设计要求,通过本程序的运行,可获得最佳的组合逻辑电路的参数。 相似文献
16.
17.
给出了实质动态冒险、非实质动态冒险的定义,导出了动态冒险的判断定理,得到了一系列重要的实质动态冒险的判定法则,三变量简单复合逻辑函数实质0型,1型动态冒险得以精确定位,多变量逻辑函数动态冒险均可获得定位,组合险象全面解决使得数字电路和计算机设计迅速发展有了最基本的前提条件。 相似文献
18.
19.
于玲 《北京电力高等专科学校学报(自然科学版)》2010,27(5)
数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,已得到广泛的使用.数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序逻辑电路. 相似文献
20.