中频载波对伪码测距精确度的影响分析

分析了数字接收机中频载波的频率对系统测距精确度的影响,当载波频率为伪码速率的整数倍时,测距值会有较大抖动;在分析载波频率、伪码速率和采样率之间关系的基础上,得出设计高精确度伪码扩频测距系统时三者之间的关系,用以确定不适合作为中频载波频率的频点,对伪码扩频测距系统的设计具有指导和借鉴意义.     

伪码测距雷达中的伪码跟踪环路设计

提出了一种适用于伪码测距雷达的伪码跟踪环设计方法,重点对伪码跟踪环的跟踪精度和动态性能进行了分析,讨论了一种最小跟踪误差意义下的最优环路带宽确定方法。仿真结果表明伪码跟踪环跟踪精度高,对动态运动的适应能力强。     

单脉冲雷达接收机DAGC设计

自动增益控制（AGC）电路是单脉冲雷达实现精确目标跟踪的重要组成部分。通过对比、分析两种不同的AGC设计方法,提出了一种可用于单脉冲雷达接收机增益控制的数字AGC设计方案,并利用高速A/D、D/A芯片、现场可编程逻辑门阵列等集成器件设计了单脉冲雷达接收机的数字增益控制电路。     

三路单脉冲雷达接收机DAGC技术的工程实现

分析单脉冲雷达接收机DAGC的基本原理,给出灵敏度时间(STC)控制、手动增益控制及自动增益控制的数字实现方法以及相应的硬件、软件结构框图。根据实践经验讨论了数字AGC技术工程化设计中需考虑的衰减量波动、数控衰减器在中频电路中引入的冲击振荡、频率捷变状态中通道增益和数字AGC技术实现对接收机增益控制等几个问题,以及解决途径。     

GPS接收机伪码测距方法及误差分析

根据全球定位系统(GPS)的信号特点,介绍了GPS接收机利用L1频段C/A码进行伪码测 距的原理和方法,提出了一种简单、易行的位同步环设计 方法,并与传统设计方案进行了对比。最后,对影响伪距测量值的因素进行了讨论,给出了 误差计算的方法,分析了对测距精度的影响。     

基于FPGA的一种通信设备大动态范围AGC实现方法

自动增益控制(AGC)系统广泛应用于通信和雷达接收机，接收机动态范围 60dB 或者更大时，需要选用大动态范围的 AGC 系统来保证或者扩大该指标。本文介绍了 AGC 系统的组成，给出了一种通信设备中使用大动态范围的数字 AGC 的设计流程和组成，并给出了基于 FPGA 技术的具体实现方法，通过对接收数据的采样和处理，可以看出该方法可实时有效实现大动态范围增益调整。     

伪码调相连续波雷达模糊函数推导及仿真分析

分析了伪码调相连续波雷达的性能,研究了伪码调相连续波雷达的工作原理,重点推导了伪码调相连续波雷达的模糊甬数,进行了计算机仿真,并从13位Barker码调相信号仿真网和63位m序列调相信号仿真图的对比中得出了长码是伪码调相连续波雷达的最佳选择,而且为了实现更好的测距和测速的性能,必须在回波信号处理中加入旁瓣抑制电路,或选...     

雷达数字AGC技术的工程实现

研究了数字自动增益控制(AGC)技术在雷达信号处理中的工程实现方法.数字AGC技术具有调节方便,反馈速度快,精度高等特点,本文分析了数字AGC的基本原理,给出了惰性AGC、灵敏度时间控制等常用自动增益控制电路在雷达信号处理模块中的数字实现的方法以及相应的结构框图,根据实践经验讨论了数字AGC技术工程化设计中需考虑的几个问题以及解决途经,提供了一个数字AGC调整的通用流程作为参考.     

基于FPGA的直扩信号同步设计与实现

根据解调器的需要,基于软件无线电设计思想,设计了一种采用串并结合的全数字超前—滞后环路,实现了伪码快速同步、全数字点叉积锁频环和松尾锁相环,实现快速载波频率相位同步的技术方案,介绍了伪码同步和载波同步电路的工作原理与实现结构。采用此同步系统设计的解调器结构简单、性能稳定,可通过软件升级进行功能扩展,可以应用到多种通信和侦察接收机中。     

数字调频连续波测距雷达方程

数字调频连续波（DFMCW）测距雷达有多项工程设计参数,包括由于连续波收发隔离度限制发射高功率Ptmax、采用数字方式产生DFMCW信号的扫频带宽B、扫频时宽T（扫频信号重复周期）及DFMCW测距雷达接收机的中频量程带宽Bn、接收机动态压缩特性和采用数字FFT信号处理器的采样频率fs等。将对这些设计参数的定义进行说明,并与一般脉冲雷达或线性调频（LFM）脉冲压缩雷达的设计参数进行比较和等效估算,最后推导出DFMCW测距雷达工程使用的方程式。     

QAM接收机自动增益控制电路的设计

分析自动增益控制的原理,并提出一种应用于中频信号接收机的自动增益控制方案,本方案已经通过接收系统的测试,满足设计要求。     

数字接收机自动增益控制工程实现方法

在简要介绍数字接收机自动增益控制（AGC）工作原理的基础上,分析了数字接收机AGC设计所需考虑的问题及相关因素,提出了数字接收机AGC设计的通用方法,解决了数字接收机AGC过程中,接收机灵敏度降低、瞬时动态减少、噪声系数恶化的矛盾,为数字接收机在复杂的外界电磁信号环境下正常使用提供了保证。结合工程化样机的研制,介绍了各AGC模块的工程化实现方法。理论分析和工程实践均验证了该方案的有效性和实用性。     

基于DSP Builder的数字AGC设计

数字AGC(自动增益控制)是数字中频接收中的重要辅助电路。数字中频接收机中设置AGC的目的,在于使接收机的增益随着信号的强弱进行调整,或者保持接收机的输出恒定在一定范围。通过利用数字AGC技术。采用Matlab/Simulink基于模型的设计方法,算法设计和仿真使用基于Simulink的数字信号处理模型库DSPBuilder,通过硬件在回路仿真,在FPGA中实现数字AGC,下载验证结果与仿真结果到达一致。     

电子战接收机中的自动增益控制

在电子战接收机中,采用自动增益控制,不仅可以确保系统处于较佳的工作状态,同时,也可以减少操作员的负担。电子战接收机的自动增益控制与雷达接收机不同,需要采用不同的设计,文章讨论了电子战接收机的最佳增益控制策略,并提出了基本的实现模型。     

Equivalent Model, Error Analysis, and Design Steps of AGC Loop for MM-Wave Receiver

Automatic Gain Controlled (AGC) Loops are used in MM-Wave receiver in wide-ranging. In this paper, the equivalent model and loop equation of AGC Loop are built, the loop errors are analyzed and then the design steps of AGC Loop are given out.     

用于超宽带接收机的高速低复杂度模拟自动增益控制环路

在射频接收机中,自动增益控制环路(AGC)根据接收信号幅度控制放大器增益,向后级模数转换器(ADC)提供恒定幅度的信号,以实现不同强度信号的正确接收。在超宽带(UWB)接收机中,极大的信号带宽给AGC的设计提出了挑战。本文提出了一个用于超宽带(UWB)接收机的模拟自动增益控制环路(AGC)。该AGC环路采用多级可变增益放大器(VGA)串联的放大器结构,通过峰值检测电路和模值运算电路检测输出复信号模值的峰值,和参考电位比较后反馈控制VGA的增益,从而得到恒定幅值的ADC的输入。整个电路结构简单,复杂度低。基于HJ0.18μmCMOS工艺的仿真结果表明,本文提出的AGC工作在500MHz带宽下,增益调节范围达40dB,三阶交调点为20dBm,能够满足UWB接收机的要求。     

中频接收机数字化设计中的几个关键问题

本文以短波数字化中频接收机为例,讨论中频数字化接收机设计的几个关键问题,包括收机前端增益的确定、数字和模拟AGC门限的选取、二中频频率与取样率的选择、以及接收机信噪比（SNR）的核算。     

An X-band spacecraft transponder for deep spaceapplications-design concepts and breadboard performance

The design concepts and measured performance characteristics of an X-band breadboard deep-space transponder (DST) for future spacecraft applications are summarized. The DST consists of a double-conversion, superheterodyne, automatic phase tracking receiver, and an X-band exciter to drive redundant downlink power amplifiers. The receiver acquires and coherently phase tracks the modulated or unmodulated X-band uplink carrier signal. The exciter phase modulates the X-band downlink signal with composite telemetry and ranging signals. The measured tracking threshold, automatic gain control (AGC), static phase error, and phase jitter characteristics of the breadboard DST are in good agreement with the expected performance. The measured results show a receiver tracking threshold of -158 dBm and a dynamic signal range of 88 dB