采用最大修改字节重定向写入策略的相变存储器延寿方法

现代存储系统一般是由多个存储芯片通过并列数据线、共享地址线的方式构成的.因此,在多片相变存储芯片并联构成的内存系统中,如果多个芯片间的磨损存在较大差异,那么该系统的寿命将会因短板效应而受到影响.模拟实验和数据分析均确认了这一问题在实际系统中的存在.在此基础上,提出了一种混合内存设计,用于延长相变内存的寿命.该方法引入了一种动态识别机制,可以在每次写入时识别遭受最多磨损的相变存储芯片,并将该芯片未来的写入转移到另一个长寿命的存储芯片中.这一措施可以减少对相变存储芯片的总写入量,并缩小相变存储芯片间的写入量差别.实验表明：使用RMB设计的内存系统的寿命最多可达无任何寿命延长方法时的7.9倍,可达使用经典方法PRES的5.14倍.     

Flash存储器的高速写入方法

Flash的写入编程方式通常有按字节和按扇区写入编程方式 ,芯片写入编程方式不同 ,高速写入电路的原理也略有不同 ,但按文中电路可将字节连续写入时间缩短 4倍 ,也可将高速写入缓冲区的容量提高 4倍     

相变存储器写寿命延长关键技术研究进展

随着大数据分析应用时效性提升和“存储墙”问题日益突出,存储系统已成为当前计算机系统整体性能的瓶颈。以相变存储器（PCM）为代表的新型非易失性存储器（NVM）具有集成度高、功耗低、读写访问速度高、非易失、体积小和抗震等优良特性,已成为最具潜力的下一代存储设备。然而,写寿命有限是PCM实用化的一道障碍,如何通过减少写操作和磨损均衡以提升PCM使用寿命是当前的研究热点。 从减少PCM写操作、均匀写操作分布以及在混合内存中的页面迁移等三个方面介绍了当前PCM写寿命延长技术的研究现状以及优缺点,最后探讨未来进一步改进PCM寿命可能的研究方向。     

相变存储器离散地址数据写入读出控制系统设计

采用传统系统受到干扰信号影响,控制能力变差,提出设计一种基于可编程逻辑阵列方式的相变存储器离散地址数据写入读出系统,可改善控制能力。选用Xilinx公司的Spartan-6芯片作为配置基础,设计抗干扰可编程逻辑阵列主—被动配置方案,促使硬件具有抵抗信号干扰的能力,以该方案对电路进行连接;将硬件主—被动配置软件功能进行设计,以时序图来展示控制结果,可抵抗外界信号造成的干扰。通过实验结果得出,该系统最低控制能力也可达到80%,即使在强信号干扰下,也能对离散地址数据写入与读出进行有效控制。     

相变存储器的存储技术教学研究

相变存储器的诞生,是人类存储技术的一个里程碑,它改善了传统DRAM存储方式的缺陷,进一步拓展了计 算机内存,使计算机结构发生了创新性的变革。本文从相变存储器的概念入手,对其相变存储技术进行初步的分析研究,总结 它的规律和特点,以期为今后的存储技术教学带来一些有益的帮助。     

快速擦写存储器及其构成的IBM-PC存储卡

新一代非易失性存储器件——快速擦写存储器的原理特点及其擦写/编程方法,以典型产品28F256芯片为例,给出了构成的IBM-PC微机存储器卡.     

基于相变存储器的存储技术研究综述

以数据为中心的大数据技术给计算机存储系统带来了机遇和挑战.传统的基于动态随机存储器(DRAM)器件的内存面临工艺尺寸缩小至2X nm及以下所带来的系统稳定性、数据可靠性等问题;相变存储器(PCM)具有非易失性、存储密度高、功耗低、抗辐射干扰等优点,且读写性能接近DRAM,是未来最有可能取代DRAM的非易失存储器,它为存储系统的研究和设计提供了新的解决方案.文中在归纳相变存储器器件发展和研究现状的基础上,对相变存储器在系统级的应用方式和面临的问题进行了比较和分析,研究了基于相变存储器的内存技术和外存技术,分析了当前在PCM的寿命、写性能、延迟、功耗等方面所提出的解决方案,指出了现有方案的优势和面临的缺陷,并探讨了未来的研究方向,为该领域在今后的发展提供了一定的参考.     

基于相变存储器的存储系统与技术综述

随着处理器和存储器之间性能差距的不断增大,“存储墙”问题日益突出,但传统DRAM器件的集成度已接近极限,能耗问题也已成为瓶颈,如何设计扎实有效的存储架构解决存储墙问题已成为必须面对的挑战.近年来,以相变存储器(phase change memory, PCM)为代表的新型存储器件因其高集成度、低功耗的特点而受到了国内外研究者的广泛关注.特别地,相变存储器因其非易失性及字节寻址的特性而同时具备主存和外存的特点,在其影响下,主存和外存之间的界限正在变得模糊,将对未来的存储体系结构带来重大变化.重点讨论了基于PCM构建主存的结构,分析了其构建主存中的写优化技术、磨损均衡技术、硬件纠错技术、坏块重用技术、软件优化等关键问题,然后讨论了PCM在外存储系统的应用研究以及其对外存储体系结构和系统设计带来的影响.最后给出了PCM在存储系统中的应用研究展望.     

流处理器的相变存储器主存性能优化

将相变存储器(PCRAM)作为流处理器Imagine的主存储器,对其性能进行优化。建立(PCRAM)性能分析模型,针对PCRAM可写次数有限的缺陷,采用避免冗余位写技术,使PCRAM的生命周期延长3.4倍。利用PCRAM的非易失性,避免不必要的缓存行写回。分析访存调度算法对 PCRAM性能的影响,结果表明,row/open调度算法性能较优,适合PCRAM使用。     

相变存储器存储单元瞬态电流测量

介绍了相变存储单元瞬态电流的测量方法。根据相变存储器的工作特性,利用微弱电流取样电阻测量法,合理选择测量参数测得了相变存储单元的瞬态电流,电阻与电流关系特性曲线和动态电阻。并根据测量电路等效电路模型分析影响测量的因素,估算出电路中的分布电容。     

利用多维分级Cache替换策略减少对PCM内存写回量

寻找新型存储材料代替DRAM内存是当前的一个研究热点。相变存储PCM因其具有低功耗、高存储密度和非易失性的优点受到广泛的关注,然而PCM的可擦写次数有限,要用作内存必须考虑如何减少对其的写操作。针对该问题,一种有效的解决方法是优化Cache替换策略,减少Cache中脏块被替换出的数量。现有研究主要通过在插入和访问命中时给脏块设定较高的保护优先级来达到给脏块额外保护的目的,但是在降级过程中不再对脏块与干净块进行区分,这导致Cache可能在存在大量干净块的情况下仍然先替换脏块。提出一种新型的Cache替换策略MAC,它通过一个多维分级结构在脏块与干净块之间设置了不可逾越的界限,使得脏块能得到更有力的保护。模拟实验表明,相对LRU替换策略,MAC以较低的硬件开销代价平均减少约25.12%的内存写,同时对程序运行性能几乎没有影响。     

Exploiting write power asymmetry to improve phase change memory system performance

Phase change memory (PCM) is a promising candidate to replace DRAM as main memory, thanks to its better scalability and lower static power than DRAM. However, PCM also presents a few drawbacks, such as long write latency and high write power. Moreover, the write commands parallelism of PCM is restricted by instantaneous power constraints, which degrades write bandwidth and overall performance. The write power of PCM is asymmetric: writing a zero consumes more power than writing a one. In this paper, we propose a new scheduling policy, write power asymmetry scheduling (WPAS), that exploits the asymmetry of write power. WPAS improveswrite commands parallelism of PCM memory without violating power constraint. The evaluation results show that WPAS can improve performance by up to 35.5%, and 18.5% on average. The effective read latency can be reduced by up to 33.0%, and 17.1% on average.     

非易失性存储器件的性能、可靠性及应用

随着大数据和人工智能应用的发展,数据呈现爆发式增长,对数据存储的需求日益加剧。传统内存技术的容量已经接近其物理存储密度的极限,而非易失性存储器具有按字节寻址、能耗低、读写速度快等优良特性,有望替代传统的动态随机存储器或磁盘技术。然而,该介质本身也存在一些不足,如使用寿命有限、读写速度不对称、磨损不均衡和错误来源多样等缺点。该文通过阐述常见非易失性存储器的存储原理,调研并总结了一些现有改进技术。     

采用流水化伪随机编码算法的相变存储器寿命延长方法

相变存储器(phase change memory, PCM)是一种颇具前景的新型存储器件,具有非易失性、静态功耗低和存储密度高的优点.然而,该类器件的低写入寿命是其在实用化中亟待克服的关键问题之一.一般来说,通过每次写入时仅写入相异位的策略,可以减少产生的平均写入量,从而延长PCM的写入寿命.然而,应用这一差异式的写入策略通常又会以降低读写速度为代价.为此,提出了一种兼具高效和快速特点的写入量减少方法FEBRE(a fast and efficient bit-flipping reduction technique to extend PCM lifetime).该方法在差分写入阶段前,设计并使用了一种快速的一对多映射,将待写入的数据并行映射为多个编码向量,从而增加了从其中找到一个与已有数据最近的向量的可能性.此外,还提出了一种流水化的伪随机编码算法,用以加速一对多映射中的编码过程,从而降低写入开销.实验表明,与目前领先的PRES(pseudo-random encoding scheme)方法相比,FEBRE方法在写入操作中,平均减少了5%以上的写入量,提升了2倍以上的编码速度;在读取操作中,减少了45%以上的解码操作次数.     

新型非易失相变存储器PCM应用研究

并行I/O技术有效优化了I/O性能,但对访问延迟却难以控制.相变存储器(phase change memory,PCM)作为一种SCM(storage class memory),具有非易失性、随机可读写、低延迟、高吞吐率、体积小和低功耗的特点,为I/O性能优化提供了最直接有效的途径.研究了PCM的特性与存在的问题,总结了目前PCM的应用研究进展,针对高性能计算中的并行I/O问题,提出了一种基于相变存储器PCM的层次式并行混合存储模型,能够有效提高并行文件系统元数据服务效率和并行I/O吞吐率.     

Two techniques for improving performance on bus-based multiprocessors

In this paper, we explore two techniques for reducing memory latency in bus-based multiprocessors. The first one, designed for sector caches, is a snoopy cache coherence protocol that uses a large transfer block to take advantage of spatial locality, while using a small coherence block (called a subblock) to avoid false sharing. The second technique is read snarfing (or read broadcasting), in which all caches can acquire data transmitted in response to a read request to update invalid blocks in their own cache.

We evaluated the two techniques by simulating 6 applications that exhibit a variety of reference patterns. We compared the performance of the new protocol against that of the Illinois protocol with both small and large block sizes and found that it was effective in reducing memory latency and providing more consistent, good results than the Illinois protocol with a given line size. Read snarfing also improved performance mostly for protocols that use large line sizes.     

基于ESCA系统的层次化显式访存机制研究

针对高性能混合计算系统中的存储墙问题,在分析其计算模式特点及传统访存机制局限性的基础上,提出适用于混合计算系统的层次化显式存储访问机制,并基于ESCA多核处理器系统进行实现和评测。实验结果显示,针对核心应用程序DGEMM,延迟隐藏能够占据整体运行时间的56%,并获得1.5倍的加速比,能弥补计算与存储访问间的速度差异,提高系统计算效率。     

基于FPGA任意频率波形发生器设计

文章主要在PC104总线控制下利用波形储存器SRAM和数模转换器实现任意波形进行了研究;详细分析了如何实现任意频率、幅度相位的波形设计;FPGA主要用于硬件逻辑信号实现;为了平滑DAC阶梯误差,后置截止频率可动态控制滤波器对输出波形进行平滑滤波;该方法设计的波形发生器小巧灵活,实际应用中控制简单,产生波形精度高.