Dup-Pack:基于CRIS的FPGA装箱方法

设计了一种电路改写指令系统,并在CSPack算法的基础上提出了一种新的FPGA装箱方法Dup-Pack。Dup-Pack只需要改动指令流描述文件,就能实现对不同FPGA芯片的装箱。该方法采用将用户电路网表中的衍生逻辑单元替换为标准逻辑单元,再对标准逻辑单元进行装箱的方式,在实现高级逻辑功能装箱的情况下减少了样本电路总数。实验结果表明Dup-Pack的装箱结果相比较于T-VPack可减少11.26%的面积,在完成相同逻辑功能的情况下,较传统CSPack装箱速度提升2.77倍。     

模拟信号扩展互连测试自动测试矢量生成研究

模拟电路网络的自动测试矢量生成是混合信号测试研究的重点和难点,以IEEE1149.4标准为基础,建立模拟电路网络测试的模型及测试方法,并提出一种适用于模拟扩展互连测试自动测试矢量生成的算法,基于此方法,构建了相应的软件测试系统,通过编译Protel网表文件、BSDL文件、自定义测试模型流程文件及扫描单元真值表文件,提取相关信息,完成测试矢量的自动生成;结果显示,该算法产生的测试矢量可准确控制内部开关的导通,形成测试通路,满足模拟扩展互连测试的要求。     

RS（204，188）编码器的设计与实现

给出了一种GF（256）域上的RS（204,188）码编码器的实现算法,建立了C8语言行为级模型和RTL级硬件模型。采用了具有对称系数的生成多项式, 减少了有限域乘法器的个数。通过逻辑综合、优化得到了电路网表与FPGA网表,并进行了二者的仿真验证。该电路的规模约为4100门左右,约为一般的该编码器70％。     

一个新的MOS模拟单元电路版图的STACK生成方法

提出了一种新的MOS模拟单元电路的STACK版图自动生成方法。该方法将电路网表映射为扩散图,基于扩散图进行电路划分、模板匹配和对称查找。提出的对称查找算法适用于非全对称电路的最大匹配对称结构查找。文中改进了Atallah欧拉路径生成算法,通过增加哑元条保证欧拉路 径的生成。对生成的STACK,采用分布式寄生电容模型计算各个节点的寄生电容,并计算STACK的面积和形状,以确保其能够满足设计要求。     

一种基于点割的电路划分算法

文中提出了一种基于IG图(Intersection Graph)点割的电路划分算法,引入IG图模型,根据电路中信号网络间的交互关系构建IG图,直接对电路信号网络IG图进行最小点割划分,从而实现对电路单元(模块)的划分.该算法既有效地解决了电路超图与图之间转换的一致性问题,又实现了点割目标值与直接电路划分目标值的一致性,IG图点割集的大小即为真实电路划分的目标值.此外,通过给每个电路网络赋权重的方式构建带权重网络交互图,实现对电路网络划分的面积平衡进行近似控制,满足电路划分对面积平衡的特殊要求.采用MCNC提供的标准电路测试数据进行测试,实验结果表明,基于IG图点割的电路划分算法较基于网络超图HDN划分的K-DualFM算法平均有3%~7.8%的提高;同时,基于IG图点割的随机优化算法ROP比基于超图划分的FM优化算法具有更强的全局优化能力,划分结果提高18%,比基于二部图匹配的点割优化算法提高36%,对较大规模数据划分优化效果更好.     

基于无向超图的多蚁群聚类组合算法

介绍了一种基于无向超图的多蚁群聚类组合算法,该算法将单蚁群聚类算法的结果聚类组合成多蚁群聚类算法,用无向超图表示,结合超图划分算法Hmetis得到最终的聚类结果。文中给出了实验数据集和实验结果,证明该算法可以提高聚类效果并且减少孤立点。     

隐式曲面的多分辨率法向网格逼近

法向网格是一种新型的曲面多分辨率描述方式，其中每个层次都可以表示为其前一个粗糙层次的法向偏移．文中提出一种基于法向网格表示的隐式曲面多分辨率网格逼近算法．首先通过基于空间剖分技术的多边形化算法获得隐式曲面的粗糙逼近网格，并利用网格均衡化方法对粗糙网格进行优化，消除其中的狭长三角形；然后利用法向细分规则迭代地对网格中的三角面片进行细分，并利用区间算术技术沿法向方向对隐式曲面进行逼近．最终生成的隐式曲面分片线性逼近网格为法向网格．该逼近网格为隐式曲面提供了一种多分辨率表示，网格具有细分连通性，其数据量较传统的多边形化算法所生成的网格有大幅度的压缩．该算法可用于隐式曲面的多级绘制、累进传输及相关数字几何处理．     

一种用于 FPGA 连线资源测试的配置方法磁

FPGA 在实际应用中,故障发生于互连资源的概率远大于逻辑功能块其他故障概率,因而 FPGA 连线资源测试成为保证其在航空航天等领域高可靠性应用的极为重要的手段,对 FPGA 连线资源进行测试,首先要根据所要测的资源来配置电路。传统的基于 HDL 的配置方法存在待测资源不可控的问题,论文以 Xilinx 公司 Spartan‐3系列 FPGA 连线资源为研究对象,提出了一种基于 XDL 的 FPGA 配置方法,并采用 BIST 测试结构,通过 C ＋＋代码方式生成 XDL 程序,实现对 FPGA 有 CLB 的行列双长线资源、有 CLB 的行列智能型长线资源、无 CLB 的行列双长线资源及无 CLB 行列智能型长线资源的测试,为其它测试配置电路结构的设计及其 xdl 程序编写奠定了基础。     

规则库的合并以及冗余、环路和冲突的检测

针对知识库的建立需要耗费大量的时间和人力,同时相同或相似领域的知识库数量越来越多,提出利用现有规则知识库进行合并生成一个新的规则知识库,并对生成的新规则知识库进行知识冗余、环路和冲突的检测算法。首先,规则库利用有向超图来表示;其次,将有向超图利用其邻接矩阵来表示,那么规则库的合并可以转换成有向超图所对应的邻接矩阵的合并,并依据邻接矩阵求可达矩阵以及利用总可达矩阵来检测规则库中规则的冗余、环路和冲突。最后,算法的有效性通过实例加以验证。     

一种用于FPGA连线资源测试的配置方法

FPGA在实际应用中,故障发生于互连资源的概率远大于逻辑功能块其他故障概率,因而FPGA连线资源测试成为保证其在航空航天等领域高可靠性应用的极为重要的手段,对FPGA连线资源进行测试,首先要根据所要测的资源来配置电路。传统的基于HDL的配置方法存在待测资源不可控的问题,论文以Xilinx公司Spartan-3系列FPGA连线资源为研究对象,提出了一种基于XDL的FPGA配置方法,并采用BIST测试结构,通过C++代码方式生成XDL程序,实现对FPGA有CLB的行列双长线资源、有CLB的行列智能型长线资源、无CLB的行列双长线资源及无CLB行列智能型长线资源的测试,为其它测试配置电路结构的设计及其xdl程序编写奠定了基础。     

FPGA实现任意波形发生器

为研究可控频率且稳定的简单波形信号,介绍了一种利用现场可编程门阵列（FPGA）实现基于直接数字频率合成（DDS）技术的任意波形发生器（AWG）。以SEED-XDTKFPGA实验箱为系统平台,搭建任意波形发生器系统,用硬件描述语言（VerilogHDL）编程实现DDS部分。通过在ModelSim环境下仿真,得到正弦波、锯齿波和方波波形,在数字示波器上得到频率为1．5625MHz正弦波形,在信号处理中具有更好的实用价值。     

P/T系统的VHDL描述及实现

利用超高速集成电路硬件描述语言(VHDL)描述P/T系统,在EDA软件平台MAX+plusII上,对Petri网模型的VHDL描述进行编译、仿真、适配,将结果下载到可编程逻辑器件中,通过实验开发系统GW48-CK进行硬件测试。给出一个P/T系统实例——服务系统的描述及实现。仿真波形及硬件测试结果证明了该方法的正确性。     

基于FPGA的DTMF信号的产生与检测

文章以现场可编程门阵列(FPGA)为控制核心,设计并实现了双音多频信号(DTMF)的产生与检测,DTMF信号的产生是在FPGA内部将两个不同频率的正弦波形合成一个双频数字信号,通过D/A转换器变为模拟信号输出。DTMF信号的检测以Goertzel算法为核心,计算出8个频点的幅值,通过比较大小判断出相应的电话号码。经过工程测试,该设计能够达到DTMF信号的产生与检测要求,结果表明,将DTMF编解码算法集成于FPGA系统中,使DTMF信号系统变得简单灵活,充分发挥了FPGA的优势。     

一种实时的三维语义地图生成方法

为了提高模块化机械臂分拣作业效率,研究了一种实时三维语义地图生成方法。该方法设计了一种改进的区域增长分割算法提高了分割效率和准确性,通过基于距离阈值的特征匹配方法得到候选模型,采用随机采样一致性（RANSAC）和迭代最近点算法（ICP）生成转变假设并对候选模型进行验证,获取物体位姿信息,保存于XML地图文件中,将其与机械臂末端位姿进行推理分析,得到抓取任务轨迹。实验结果表明,该方法满足作业实时性与准确性的要求。     

基于VHDL步进电机控制器研制

本设计在对步进电机细分驱动原理进行分析研究的基础上,提出一种基于FPGA控制的步进电机细分驱动器。在该设计中利用硬件描述语言（VHDL）对步进电机控制器的各功能模块进行行为描述。在MAX＋plusⅡ下进行编译仿真,完成对步进电机控制器的设计。     

基于CORDIC算法的NCO在FPGA中的实现

介绍如何利用CORDIC（Coordination Rotation Digital Computer）算法产生正余弦信号的实现过程基础上,研究并在FPGA中实现了基于流水线CORDIC算法的数控振荡器。仿真验证结果表明,该方法较之其它方法具有精度高、结构简单易于实现、节省资源且功耗低等特点,非常适合应用于高速高精度数字调制解调。     

利用高级综合进行FPGA设计

本文提出了一种从较高的行为级描述进行ＦＰＧＡ设计，从而替代传统的以原理图作为设计输入的方法。通过高级综合，可以把用户所给出的行为功能描述自动转化为较低层 次的结构描述，并进一步与ＦＰＧＡ设计系统相连完成最终设计。     

基于书写力与字形信息的生物特征密钥生成

基于F-Tablet手写平台提出动态手写签名密钥生成方案,采用傅里叶变换提取特征,使用多态离散化算法生成稳定密钥,实现从动态手写签名到加密密钥的安全转换,并通过实验分析密钥生成方案的认证性能和安全性能.生成的密钥破译困难,随身携带,不会丢失被盗,不会增加用户的记忆负担,可用于身份认证、文件加密以及数字版权管理等领域.