嵌入式系统软硬件协同模拟验证环境设计与实现

介绍了一个嵌入式系统软硬件协同模拟验证环境，该环境以指令集模拟器和事件驱动硬件模拟器为基本框架，并由总线调度模型和总线界面模型提供软硬件模拟交互界面。重点讨论该环境中软硬件模拟器之间的接口设计与实现方法，最后给出一个嵌入式系统协同验证的应用实例。     

基于ISS和硬件模拟器的协同模拟关键技术研究

提出一种在嵌入式系统软硬件协调设计中对系统功能进行验证的软硬件协同模拟方法．该方法使用指令集模拟器(ISS)和事件驱动硬件模拟器分别完成软硬件的模拟，并采用C 语言构造处理器的总线功能模型，实现软硬件模拟器的信息交互．重点讨论指令集模拟器、总线功能模型以及硬件模拟器协同模拟接口的设计与实现方法，同时还给出了软硬件模拟器之间的同步算法．     

软硬件协同模拟的通信同步算法设计与实现

协同模拟技术是嵌入式系统软硬件协调设计的关键技术之一,它在整个设计过程中对系统起着功能验证和性能预测的作用。采用指令集模拟和硬件事件驱动模拟器相结合的协同模拟技术是一种高效的、低代价的嵌入式系统协同验证方案,但解决指令集模拟器和硬件模拟器之间的同步问题是保证协同模拟正确性和提高模拟效率的关键。文章介绍了一种基于Windowssockets和Lock-step的协同模拟通信同步算法,最后介绍了几种降低通信开销,提高协同模拟效率的方法。     

基于虚拟仪器的DRFM干扰模拟器设计

为满足雷达对抗数字射频存储(DRFM)干扰的技术验证和系统测试需求,采用矢量信号收发仪结合DRFM技术设计了一种模块化、可扩展、轻量便携的干扰模拟器,采用一种流控制器实现对干扰模拟器的控制,并通过雷达和干扰模拟器的注入测试验证了设计的有效性。该设计能根据雷达回波产生包括间歇采样转发干扰在内的多种类型雷达干扰信号,能通过更换、扩展板卡实现多种任务功能,可用于雷达测试环境构建,有力支撑了雷达抗干扰技术的研究与验证。     

实时嵌入式系统协调设计的行为验证模型

嵌入式系统协调设计中，通常采用协同验证方法检验系统设计的正确性，目前比较常用的验证手段有行为验证和基于处理器结构的指令集模拟．指令集模拟从底层时序关系模拟CPU功能，通过建立与硬件模拟器连结关系来验证软硬件接口．指令集模拟的主要特点是模拟精度高，但模拟速度慢，对于不同的CPU结构需要构造不同的指令集模拟器．文中研究一种基于RTOS实时嵌入式系统行为验证模型，通过扩展RTOS功能，建立RTOS软件模拟器，实现RTOS模拟器和VHDL／VerilogHDL协同模拟交互．RTOS模拟器把嵌入式软件功能代码、CPU接口代码以及定制硬件驱动代码分开，实现嵌入式软件设计与硬件平台的弱相关，从更高层次验证系统功能。     

多模卫星信号模拟器设计与实现

应用卫星导航、软件无线电、计算机控制、电磁兼容等技术,研制了基于"工控机+DSP+FPGA"架构的多模卫星信号模拟器;该模拟器在国内最先实现了GPS、GLONASS和北斗一号信号的任意组合、时空同步仿真;详细论述了模拟器硬件方案,介绍了其软件构成和各模块功能,最后通过成熟商业多模接收机验证了模拟器所仿真信号的有效性和任意时空性;此外,该模拟器无需更改硬件即可在未来向北斗二号系统扩展。     

面向GJB1188A接口的通用武器模拟器设计

为满足不同类型武器挂载模拟的需求,基于GJB 1188A接口,设计了一个通用武器模拟器,该模拟器采用COTS硬件设计方案、Windows+RTX的实时性解决方案、软件分层设计和基于计算机插件技术的武器仿真插件等全套解决方法,在确保性能满足要求的情况下,通过新增武器仿真插件,灵活地扩展系统功能,有效地提高了设备的通用性。该武器模拟器已经成功完成试验验证,具有很大的实用性和推广价值。     

多处理器嵌入式系统的软/硬件协同模拟验证方法

介绍一种软硬件协同模拟验证方法，该疗法以指令集模拟器和事件驱动硬件模拟器为基本框架，透明地将多个不同类型的指令集模拟器和硬件模拟器连接起来，实现面向混合多处理器嵌入式系统的软硬件协同模拟验证。介绍了多处理器间通信机制的模拟实现及优化方法，重点讨论了以硬件模拟器为控制核心的协同模拟同步方法。     

一种高速列车ATP目标模拟器的设计与实现

针对高速列车ATP的测试需求,开发出了ATP目标模拟器.对ATP目标模拟器的原理和硬件设计思路进行了介绍,重点叙述了通过脚本实现自动测试的软件设计方案.对目标模拟器的软件架构,脚本执行程序、信号控制程序及两者之间数据交互的实现方法进行了详细说明.该目标模拟器已经投入使用,运行情况良好,已成为试验室ATP系统集成验证测试的必备工具.     

基于OpenFlight的数字地形处理软件包设计及应用

数字地形技术的发展为雷达系统仿真领域提供了一个新的发展方向。该文基于OpenFlight格式地形数据库，分析了地形数据库的组成要素、建模方法及数据结构。详细论述了数字地形信息的提取、多叉树的遍历及地形数据坐标转换的实现方法，并针对雷达模拟器设计中对地形数据访问复杂的难题，提出将通用三角面地形数据转化为网格化数据的新思想。运用面向对象设计思想，开发了数字地形处理软件包。详细探讨了软件包在雷达模拟器中的应用，并进行了仿真试验，给出了仿真图例。实践证明数字地形处理软件开发包在雷达模拟器设计中实现了高逼真的雷达仿真图像，为雷达模拟器的设计提供了有效的工具，具有较强的工程实用价值。     

ECC专用指令处理器软硬件协同设计

提出了一种专用指令处理器的软硬件协同设计方法,该方法可以在设计的早期阶段对处理器进行系统探索和验证.根据椭圆曲线密码算法的特点,并按照专用指令处理器的设计原则,以椭圆曲线密码运算基本操作及运算存储特性为基础,设计了超长指令字ECC专用指令处理器的指令集结构模型.根据处理器的指令集结构模型,以指令模拟器为基础,搭建了处理器的软硬件协同验证平台,从系统设计、RTL描述和FPGA硬件原型3个不同层次对处理器进行了验证.     

面向专用指令集处理器设计的软硬件协同验证

为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。     

Formal Design of Cache Memory Protocols in IBM

We describe the formal design techniques currently used in IBM to develop cache protocol controllers for high-end servers. In our approach to formal design, formal specification and verification methods are incorporated into the hardware design process, starting from the earliest stages of a hardware project. We describe collaborations between a formal methods expert and hardware designers on two high performance server projects. Properties of the design are verified using both manual proof techniques and model checking. We discuss the modelling and model checking techniques we have developed and indicate future directions.     

A development methodology for embedded systems based on RT-DEVS

This work is concerned with modelling, analysis and implementation of embedded control systems using RT-DEVS, i.e. a specialization of classic discrete event system specification (DEVS) for real-time. RT-DEVS favours model continuity, i.e. the possibility of using the same model for property analysis (by simulation or model checking) and for real time execution. Special case tools are reported in the literature for RT-DEVS model analysis and design. In this work, temporal analysis of a model exploits a translation in Uppaal timed automata for exhaustive verification. For large models a simulator was realized in Java which directly stems from RT-DEVS operational semantics. The same concerns are at the basis of a real-time executive. The paper describes the proposed RT-DEVS development methodology and clarifies its implementation status. The approach is demonstrated by applying it to an embedded system example which is analyzed through model checking and implemented in Java. Finally, research directions which deserve further work are indicated.     

飞机工程模拟机重构技术研究

飞机工程模拟机已经广泛应用于飞机设计过程中,为了满足飞机设计中局方MOC验证、延伸论证、扩展性设计的需求,工程模拟机的可重构要求被提出.结合公司承担的C919飞机工程模拟机的实际研制状态和局方审定的相关要求,初步分析可重构内容的初步实现方法和工程实现的内容,具体阐述了该项目的 工程应用,将理论的可重构技术与实际相结合.该项目中既有硬件的重构要求,又涉及软件的快速重构与试验报告的快速迭代,解决了用户的实际试验验证需要,同时降低了验证成本.     

Model checking: a hardware design perspective

Current practices in the verification of commercial hardware designs (digital, synchronous, and sequential semiconductors) are described. Recent advances in verification by the mathematical technique called model checking are described, and requirements for the successful application of model checking in commercial design are discussed.     

Silicon Debug of a PowerPC™ Microprocessor Using Model Checking

When silicon is available, newly designed microprocessors are tested in specially equipped hardware laboratories, where real applications can be run at hardware speeds. However, the large volumes of code being run, plus the limited access to the internal nodes of the chip, make it very difficult to characterize the nature of any failures that occur.In this paper, we describe how temporal logic model checking was used to quickly characterize a design error exhibited during hardware testing of a PowerPC microprocessor. We outline the conditions under which model checking can efficiently characterize such failures, and show how the particular error we detected could have been revealed early in the design cycle, by model checking a short and simple correctness specification. We discuss the implications of this for verification methodologies over the full design cycle.     

SPARC平台模拟器源码级调试系统的研究与实现

软件模拟器采用软件思想模拟真实硬件工作情况,作为嵌入式系统研究的基础研发工具,被广泛应用于体系结构设计调优、软硬件协同设计领域。研究提出一种在SPARC指令集模拟器平台上实现源码级调试系统的方法,一方面该方法使用SPARC交叉调试器对运行于SPARC指令集模拟器上的应用程序进行源码级调试,有效避免了单独实现源码级调试器所带来的调试信息解析困难、可靠性难以验证的弊端;另一方面提出了在集成开发环境下源码级调试系统的高效集成机制,有效解决了进程间切换延时开销大、界面僵死等问题,为SPARC平台嵌入式系统开发人员提供了一种支持图形化界面的高可靠性源码级调试系统。通过具体实现分析,对整个调试系统进行了性能评估。     

高性能RISC微处理器硬件仿真器设计

在微处理器设计中，为了系统级软硬件协同仿真，在后端设计前必须采用硬件仿真器对设计进行系统验证．为此，采用FPGA设计32位RISC流水线结构微处理器的硬件仿真器．此设计主要包括以下特点：采用内存管理单元(MMU)可以实现虚拟地址管理；包括片上Cache，其中包括指令Cache(I-Cache)和数据Cache(D-Cache)；采用标准SYSAD接口设计；包括片上乘除处理单元(MDU)；实现精确异常处理．设计采用XILINX公司的xc2v2000实现，其工作频率为30MHz．