基于eMMC阵列的高速大容量数据的存储设计

为实现对某飞行设备进行模拟飞行测试,需要对大量的飞行仿真数据进行快速存储,因此提出一种基于eMMC (em-beded MultiMedia Card)阵列的高速大容量数据的存储设计;设计选用FPGA (field programmable gate array)作为逻辑控制核心,通过控制其内部IP核GTX (Gigabit Transceiver)实现与外部设备的通讯,为匹配数据的传输速率,采用缓存模块对GTX模块输出的并行数据进行缓存,依据缓存大小来控制eMMC阵列控制器模块对eMMC阵列进行写入;系统上电后,GTX模块及eMMC阵列控制器模块自动进入初始化流程,上位机通过RS422接口发送启动命令给FPGA,当FPGA检测到各模块初始化完成标志后,通过RS422接口上传指令回应帧并启动数据的采集存储;数据存储完成后,为验证数据传输存储的正确性,上位机发送读取命令对数据进行回读;经验证,回读数据正确,无丢帧错帧的现象,数据传输稳定可靠,数据存储速率为2.4 Gbps;系统设计正确,为模拟飞行测试提供了可靠的保障.     

Virtex 6 FPGA的eMMC控制器设计

介绍了 eMMC芯片的技术特点、工作原理,以及控制器的设计方案。该设计基于 Xilinx公司的 Virtex 6系列FPGA芯片,实现了控制器的设计方案,并给出了仿真结果,验证了该设计方案的可行性。此外,该设计均采用硬件逻辑实现,具有速度快、通用性强、可靠性高的特点。     

eMMC高速阵列双备份智能存储系统

针对传统存储器使用单份eMMC进行存储时存在的传输速率较低、可靠性较差和智能化水平较低等问题,设计了一种基于eMMC高速阵列双备份智能存储系统。通过将4片容量为64 GB、型号为KLMCG8GESD-B04Q的三星eMMC芯片分成两份组成阵列,采用并行操作方式进行双备份存储。同时加入了断电续存的功能,即使出现系统偶然瞬时断电,也不会出现已存储的数据被覆盖的问题。试验测试与数据分析结果表明,该系统写入速度为152 MB/s,读出速度为83 MB/s,存储容量为118 GB。即使在有限数量eMMC失效的情况下,存储器仍能满足航天飞行记录器的各项技术指标要求。     

基于Artix-7系列的eMMC阵列控制器设计与实现

为实现Artix-7系列采集平台存储速率的实时切换,提出了一种具有独立配置接口的eMMC阵列控制器。用户利用配置接口不仅可以提高存储控制逻辑的设计效率,还可以实现基于多种工作频率和阵列操控方式的备用方案,相比于其他同类控制器,集成可靠性更高,应用灵活性更强。首先介绍了eMMC 5.1协议中开放终点多块写、预设块数多块读以及数据擦除的操作原理和技术关键点,然后介绍了总体设计和主要模块的控制流程,最后利用自主设计的测试模块在硬件平台上完成速率切换功能测试和读写速率性能测试。测试结果表明,在200 MHz工作频率下控制器可长时间稳定工作,实现了200 MB/s与800 MB/s之间的速率切换,每片eMMC的最高读写速率可达到200 MB/s。     

基于FPGA的HS400模式eMMC控制器设计与实现

介绍了eMMC及其在HS400高速数据传输模式下的工作原理,提出了一种eMMC控制器的设计方案。实现了200 MHz工作频率下,使用DDR传输模式进行数据传输的eMMC控制器,并通过CRC校验模块实现对传输数据的CRC校验,增强了系统的可靠性。实验平台采用母板/子板总体架构,在Xilinx Zynq 7000 FPGA开发板Zedboard上实现eMMC控制器,通过FMC接口与eMMC芯片子板进行通信传输。仿真及板级测试表明, HS400模式下数据读写 的传输速率最高可达400 MB/s,能够在实际的eMMC开发中有效提高eMMC设备的访问性能。     

一种基于FPGA的eMMC寿命验证的方法

为满足测试eMMC存储颗粒的长时间读写性能要求,研究了一种基于FPGA的eMMC寿命验证方法。结合eMMC工作原理和High Speed DDR（双倍率）总线模式,详细设计出验证系统的核心组成部分。硬件采用FPGA(xc7a50tfgg484-1)芯片作为主控器,4片eMMC(FEMDRW064G-88A19)芯片作为验证对象。解析eMMC初始化配置方法,设计开放式读写模块,配合eMMC监控软件控制指令,完成4片180 000次块区域的循环读写,测试结果全部通过,读写均速达到31 MB/s。     

基于FPGA的高速收发器研究与设计

在数字系统设计领域,对带宽的需求在不断增长,数据的并行传输已经成为高速数据传输的瓶颈,新一代高速串行总线技术如PCI Express、USB3.0、SATA等技术日臻成熟,而高速收发器是实现串行高速数据传输系统的重要组成部分.解析高速收发器的基本结构、工作原理,分析了总体设计、各模块的详细设计以及在FPGA中的集成,并进行了仿真和验证,研究表明采用高速收发器可以实现FPGA串并转换数据的功能.     

星载相机高速图像传输处理系统的FPGA设计

设计的星载相机高速图像传输处理系统集成了CoaXPress接口相机、CAN总线软核控制芯片、FPGA芯片等,并采用FPGA芯片作为核心处理控制单元,利用其提供的高速吉比特串行收发器、逻辑存储资源等完成系统功能设计与实现。该设计方案在硬件上节约了大量接口资源,实现了来自相机的图像数据的高速下传、处理与传输,通过CAN总线对系统工作状态进行控制。经测试,该系统的图像数据传输速率达到了5 Gbps/通道,且误码率小于10^-12,安全性、可靠性高,并且能够有效调整系统的工作状态,具有较强的实时可控性,为轻小化、集成化图像高速传输产品设计提供了参考价值,具有广阔的应用前景。     

基于eMMC的128路数据采集系统设计

针对水下模拟船舱相关参数的高速多次采集存储任务,设计了一种基于eMMC的多通道数据采集系统。该系统以FPGA为主控芯片,控制8个通道模拟多路复用开关和8个AD转换器来实现128路信号同时采集。与传统采集系统相比,该系统以eMMC为存储单元,解决了传统的以Flash为存储模块的复杂的坏块检测与系统管理等问题。试验证明,128路数据采集存储系统的误差可控制在0.1%范围内,能够确保已存的数据可靠、有效。     

基于FPGA的小尺寸嵌入式高速存储系统设计

本文设计了基于FPGA和SATA SSD的小尺寸嵌入式存储系统,通过多路高速接口接收数据,采用DDR缓存、DMA仲裁传输和文件管理等技术,利用MicroBlaze软核实现系统运行和读写控制。测试结果表明,该系统体积小巧、功耗较低、使用灵活,可以实现高速数据稳定可靠存储。     

国产大容量eMMC芯片的数据记录系统设计

本文在国产大容量eMMC芯片的基础上设计了一种数据记录系统,经过实验证明了系统的有效性和可靠性,能实现大于100G的数据存储容量以及可靠的数据传输存储,以及不低于20 Mbps的数据读取速率,满足对国产大容量高可靠数据记录系统的设计需求,具有较高的通用性.     

基于一个有趣存储问题的研究分析

存储器是计算机的核心,围绕"向MP3播放器存储了100MB歌曲后质量是否变重"这一问题,延伸分析比较了各类存储介质及其存储原理,对上世纪四十年代以来的存储介质进行了深入的研究,得到了解决质量问题的全面回答。对存储的新技术也作了展望。     

基于磁盘阵列的VLBI计算机存储系统

完成对深空测控外部存储系统磁盘阵列的设计是深空战略工作中的一部分.本文在分析磁盘组阵各性能的基础上,为深空测控计算机外部存储系统给出磁盘阵列组阵建议.根据深空测控任务要求出发,对磁盘的各组阵方式的容量、速度和可靠性等方面进行理论分析和实际测量,结果显示RAID0组阵方式是符合存储系统需求的组阵方式.     

基于SATA的嵌入式直接存储系统

研究嵌入式高速存储系统的应用问题,分析传统数据存储系统存在的不足,提出一种基于SATA的嵌入式直接存储系统设计方法。该方法参照完整实现SATA物理层和链路层协议,根据嵌入式存储需求组合SATA传输层和应用层协议建立DMA控制模块,在现场可编程门阵列中构建符合SATA标准的存储通道。SATA存储通道实现数据到SATA存储设备的直接存储,通过扩展SATA存储通道实现存储系统带宽及容量的扩展。实验结果表明,该方法能解决带宽瓶颈和通用性问题,达到良好的存储效果。     

APMSS：一种具有非对称接口的固态存储系统

固态存储系统是解决计算机系统存储墙问题的重要手段,但当前所常用的基于数据块访问方式有很大的局限,存在写放大和无法利用内部存储器件支持字节读写特性等问题,严重影响了固态存储系统的I/O性能和使用寿命.设计了具有非对称接口的固态存储系统(APMSS).在分解文件系统层所提交访问请求的基础上,针对读操作的特性,设计了基于块的读机制,避免改变读粒度增加I/O软件栈开销,并能发挥读缓存的作用;设计了最小化直接写机制,包含通用块层的多粒度固态存储系统映射算法和驱动层的动态粒度写算法,仅将实际需写入数据和位置等信息发送给固态存储系统,提高固态存储系统的写性能,并减少对固态存储系统使用寿命的影响.在开源的块接口固态存储系统PMBD的基础上实现了APMSS的原型,使用存储系统的通用测试工具Fio和Filebench进行测试,结果表明APMSS上的Ext4相比PMBD上的Ext2和Ext4能提高9.6%~29.8%的写性能.