实时视频编码的二维DCT/IDCT的实现

用FPGA FLEX10130实现了二维离散余弦交换和逆变换（DCT／IDCT），结构设计采用行列分解法，乘法器采用移位求和的方法实现，并且采用流水线结构设计，提高处理核的性能，系统时钟达到33MHz，计算精度满足CCITT标准要求。     

基于DA算法的二维DCT的FPGA实现

研究了一种采用现场可编程门阵列(FPGA)实现超高性能二维离散余弦变换(DCT)的方法。在DCT算法结构上利用了变换的可分离性和行列的可分解性采用行列分解的方法将二维DCT转换为2个串行的一维DCT实现,同时采用了基于分布算法(Distributed Arithmetic)的乘法累加结构,从而极大地减少了硬件资源需求,提高了运算速度,使图像处理的实时性得到了大幅提高。最后还给出了FPGA的实现和仿真结果。     

基于FPGA的二维DCT变换的实现

二维离散余弦变换(DCT)在图像处理和视频编码中起重要的作用。以MPEG 2全I帧编码为背景,在现场可编程门阵列(FPGA)上实现8×8像素的二维DCT变换。算法首先把8×8像素的二维DCT变换化简成8次一维DCT变换加上适当的蝶形运算和顺序重排操作。试验表明,方案可以只用一个一维DCT模块实现输入采样率为74.25MHz的二维DCT变换。     

二维DCT快速算法及硬件实现

提出了一种二维DCT快速算法的FPGA实现结构,采用快速算法将二维DCT分解成一维DCT的两次运算,其中一维DCT采用并行的流水线结构,提高电路的数据吞吐率和运算速度,通过系数矩阵的简化和蝶形运算结构的等价减少乘法器的消耗。提出了一种高效的矩阵转置实现方法,一个时钟可以完成8个数据读写。实验结果验证了二维DCT核设计功能和时序的正确性,最高可工作在110MHz,可用于基于DCT压缩的实时图像处理。     

二维DCT的一种新算法

本文提出一种利用２ＤＤＨＴ计算２ＤＤＣＴ的新算法。由于采用ＦＮＴ来实现２ＤＤＨＴ，从而大大提高了算法的效率。     

二维DCT的FPGA实现

本文给出了二维离散余弦变换多项式变换算法的数字表示,并给出了在FPGA中实现二维离散余弦变换处理器的系统框图和实现流程,同时比较了这种算法与分布算法的性能,指出了这种算法在音视频和图像处理领域的广泛应用。     

MPEG4编码器二维DCT变换的FPGA实现及优化

本文提出了一种适用于MPEG4视频编码系统的二维DCT的FPGA设计方案，该方案具有实时、高精度、易于FPGA实现的特点。在设计中，分别对DCT的算法及实现方法进行了分析和选择；在此基础上，对系统的结构进行了优化，提出了一种不同于传统二维DCT系统的新结构。最后对IDCT单元的运算精度进行了验证。     

二维离散余弦变换/逆离散余弦变换电路及方法

为了实现二维离散余弦变换(DCT)/逆离散余弦变换(IDCT),本文提供一种二维离散余弦变换/逆离散余弦变换电路,采用一个加法器和两个移位器代替一个乘法器,通过选择特定的系数,使得硬件电路无需使用耗费资源较多、速度较慢的乘法器,是一种高效的无乘法器的DCT变换电路。该电路只需要很少的加法器和移位器,并可以达到很高的精度。     

一种应用于8×8二维DCT/IDCT的高效结构

设计实现了二维离散余弦变换和逆变换.采用的DCT快速算法和基于分配算法(DA)的乘法-累加器(MAC)结构,极大地减少了硬件资源需求,并能达到很高的处理速度,计算精度满足CCITT标准要求.     

基于脉动阵列的二维DCT算法及其VLSI设计

本文介绍了一种基于脉动阵列算法的二维离散余弦变换 (2 -DDCT)电路设计。该电路结构不需要复杂的转移存储器 ,而是采用平行输入平行输出的结构 ,完成一次N×N个DCT变换只需要N个周期 ,因此吞吐率是传统DCT的N倍。这种电路结构具有模块化、布线简单、芯片占用面积小等优点 ,十分适合VLSI的实现     

基于FPGA的H.264 DCT算法的硬件实现

二维离散余弦（DCT）在H.264视频编码中承担者信号从时域到频域变换的作用。在现场可编程逻辑门阵列（FPGA）上设计了高效的采用流水线结构的H.264DCT硬件电路。首先,把二维4×4DCT变换转换成二次一维DCT变换;其次,DCT变换之间加一个两端口的RAM,以实现数列的转置;最后,在顶层设计一个有限状态机控制整个流程。该设计采用较少的资源实现了较好的功能,获得了可靠的实验结果。     

一种基于FPGA的二维DCT和IDCT的新算法

提出了一种新的二维DCT和IDCT的FPGA实现结构,采用行列快速算法将二维算法分解为两个一维算法实现,其中每个一维算法采用并行的流水线结构,每一个时钟处理8个数据,大大提高电路的数据吞吐率和运算速度。通过Modelsim仿真工具对该设计进行仿真,证明该算法的功能的正确性,进行一次8*8的分块二维DCT变换仅仅需要16个时钟,满足图像以及视频实时性的要求。     

DCT图像压缩及LabVIEW实现

图像压缩有助于图像的大量存储以及快速实时地传输信息,在当下科技时代有着广泛的应用.为了实现图像压缩,采用LabVIEW软件开发平台,设计了一个以离散余弦变换为理论基础的图像压缩系统,该系统可以通过不同的模式设置来控制压缩图像的性质,并且在操作面板上显示离散余弦变换的系数以及压缩后的图像,具有开发时间短、成本低、编程易懂、维护简单等优点,无论在工业领域还是在日常生活中都具有应用价值,取得了较理想的效果.     

二维离散余弦变换模块算法及其Hierarchical物理实现

本文阐述了离散余弦变换(DCT)的算法结构及其优化,并基于cadence的EDA平台,诠释了自上而下(Top-Down)的Hierarchical分层次芯片设计理念及方法.     

二维离散小波变换的FPGA实现

提出了一种二维离散小波变换的FPGA实现方法．并对设计结果进行了功能和时序仿真。本设计方案不仅可以满足实时性的要求，而且采用模块化设计，可以实现多级小波变换。     

基于FPGA的实时高速二维DCT／IDCT处理器

在Ｗ．Ｌｉ提出的循环斜卷积分布算法［１］的基础上，利用ＦＰＧＡ设计可用于高速数据传输设备的二维８×８ＤＣＴ／ＩＤＣＴ实时处理器。它可用一根信号线控制计算ＤＣＴ／ＩＤＣＴ，其输入、输出为１４位、内部数据线及内部参数均为１６位。     

二维DCT快速算法及FPGA实现

本文提出了一种二维OCT快速算法的FPGA实现结构,采用行列快速算法将二维DCT分解成两个一维DCT实现,其中一维DCT借鉴Loeffler DCT算法,采用并行的流水线结构,提高电路的数据吞吐率和运算速度,通过系数矩阵的简化和蝶形运算结构的等价减少乘法器的消耗,一维DCT核消耗16个乘法器.转置RAM采用8片双口RAM,一个时钟可以完成 8个数据读写.实验结果验证了二维DCT核设计的正确性,该电路结构消耗资源少,布线简单,功耗小,适合图像的实时处理.     

基于二维最大边缘准则和DCT的人脸识别方法

提出了一种基于离散余弦变换(DCT)和二维最大边缘准则(2DMMC)的2DDM特征提取算法,证明了2DMMC可以直接应用于DCT域,利用欧氏距离测度进行分类的结果与在空域中进行得到的结果完全相同。2DMMC方法可直接应用于基于DCT压缩的JPEG格式的图像。在ORL和Yale人脸数据库上的实验结果表明,在空域2DMMC的识别率高于2DPCA和2DLDA,2DDM的识别率又高于2DMMC,而且2DDM的耗时要低于2DMMC。     

CCSDS中二维整数小波变换的FPGA实现方法

CCSDS空间图像压缩标准(CCSDS 122.0-B-1)的核心算法之一是三级二维小波变换,此变换适合用可编程逻辑电路实现。文章介绍了整数9/7小波变换的特点,提出了一种基于FPGA的二维变换快速实现结构,该方法利用FPGA内部Block RAM进行行暂存,实现了行列同时变换的效果,节省了内部寄存器资源,并获得了较高的数据吞吐率。在此基础上,文章还给出了两种适用于不同需求的多级变换架构,并通过仿真验证了其合理性。     

二维DCT的基图像及其绘制

基图像是图像正交变换中比较重要的概念，但目前的文献对基图像的解释不够清楚，对基图像的绘制也没有提及。以二维DCT为例对基图像的概念和意义进行了详细地阐述；分析、解释了基图像的绘制原理，提出了一种用Matlab绘制二维DCT基图像的简便方法，该方法也适用于绘制其他正交变换的基图像。