一种高速MaskROM的设计研究

文章分析讨论了掩模只读存储器的工作原理和结构,并结合实际工作,详细论述了一个高速的576k位MaskROM的设计与实现.针对字线负载大、速度慢的问题,从选择合适的译码方案和减少字线上RC负载两个方面,提高字线的响应速度,从而使MaskROM的读取时间有较大提高.该款MaskROM采用0.5μm CMOS工艺,电源电压5...     

一种面向存算的高速字线驱动电路

在非易失性存算芯片(CIM)中,大规模阵列的栅极等效电容以及远距离传输导线的等效电容严重限制了字线驱动电路(WLDC)的切换速度.非易失性存算器件工作所需的多电压域的压差已远超字线驱动电路中单管耐压范围.文章提出了一种面向存算的高速字线驱动电路,结合阵列的工作原理,采取多级预处理电压控制方法,将多电压域多种高压进行可选...     

东芝开发43nm CMOS的16Gb NAND闪存

东芝宣布成功开发出专用于16GbNAND闪存芯片的技术，这款闪存采用43nm工艺技术制造。新型芯片大小约为120mm^2.存储单元聚集在平行排列的64单元NAND串中，并且受其控制，存储单元的数量是56nm产品的一倍，两端均配有一个虚设的字线单元，用于避免程序干扰。同时，通过在电路中加入高压开关，减少字线驱动所需的控制栅驱动电路数量。     

静态MOS存储器中门控管导通条件的分析

目前流行的一些教科书、科技书(见参考资料[1]～[7]),在论述半导体存储器工作原理时,对静态MOS存储器中门控管导通条件的分析只注意了管子栅极的电位.因此提出只要在存储单元的字线上加入脉冲,门控管将被导通.有的书(见参考资料[4])还明确提出:“在字线上加入脉冲同时将门控管T_5,T_6打开”.有的外文科技书也有类似的说法(见参考资料[8]).     

TFT-LCD驱动芯片内置SRAM的低功耗设计

内置SRAM是单片集成TFT-LCD驱动控制芯片中的图像数据存储模块.针对内置SRAM的低功耗设计要求,采用HWD结构和动态逻辑的字线译码电路,实现了1.8Mb SRAM的低功耗设计.电路采用0.18μm CMOS工艺实现,Hspice和Ultrasim仿真结果表明,与静态字线译码电路相比,功耗减小了20%;与DWL结构相比,功耗减小了16%;当访存时钟频率为31MHz时,SRAM存储单元的读写时间小于8ns,电源峰值功耗小于123mW,静态功耗为0.81mW.     

亚微米VLSI存储器电路

本文将描述未来VLSI存贮器实现亚微米器件工艺所必需的电路技术。这些技术包括一个片内错误校验和校正电路(ECC电路),一个阈值差分补偿放大器和一个片内电源电压转换器。为此,设计和制造了一个0.25Mb CMOS动态RAM试验电路。 用单晶体管元件设计VLSI存贮器时,α引起的软误差是一个很严重的问题。解决办法是采用双向奇偶校验的片内ECC电路技术。图1示出一个具有片内ECC电路的RAM的逻辑图。除(k×m)基本存储单元外,(k m)奇偶单元也与每个字线相连。沿着同一字线的所有单元构成双向奇偶校验的ECC数据集。基本存贮器单元中的每个这种数据单元都属于两个虚数组:V和H。在读周期内,出现了两种奇偶校验,采用兆位V组、千位H组和2位     

嵌入式系统中ROM的设计

文章分析讨论了ROM的工作原理和结构，并结合实际工作，详细论述了一个用于嵌入式系统的128K位ROM的设计和实现，针对慢的问题，从选择合适的译码方案和减少字线上的RC负载两个方面，提高字线的响应速度，从而使ROM的读取时间有较大的提高，同时设计中在VLSI可实现性的前提下，兼顾面积，功耗，测试表明，ROM的设计符合嵌入式系统的要求。     

8ns 4M_bit高可靠性静态随机存储器

为了满足目前对大容量、高速、高可靠性静态随机存储器(SRAM)越来越多的需求和解决高集成度的SRAM成品率深受生产工艺影响的问题,文章提出了一个256k×16bit高性能SRAM的设计。主要针对以下几个方面进行了描述:采用分级字线的方法和字线局部译码电路,提高速度;采用全PMOS管启动电路、与电源无关的偏置和加入补偿电容的稳压电路消除振荡、提高可靠性、降低功耗;冗余修补电路提高产品成品率。该4M_bitSRAM芯片采用SMIC0.18μm标准工艺,地址转换和存取时间仅为8ns,在SS模型125℃加入寄生参数且每个I/OPAD端口挂50pF电容的情况下,仿真结果表明从地址建立到数据读出仅需要7.16ns。     

一个迭式高电容存储器

本文讨论一种动态存储器结构,它能组成1M位VLSI的10×10mm~2存储器芯片采用常规光刻,其光刻尺寸为2~u以下。 图1给出了2位单管单容存储器单元的结构。该存储器单元由一个四层自对准(QSA)MOSFET,一个钽氧化物的迭式高存储电容,一条多晶硅字线和一条Al位线所组成。     

基于联合学习框架的音频场景聚类

音频场景聚类的任务是将属于相同音频场景的音频样本合并到同一个类中.本文提出一种基于联合学习框架的音频场景聚类方法.该框架由一个卷积自编码网络(Convolution Autoencoder Network,CAN)与一个判别性聚类网络(Discriminative Clustering Network,DCN)组成.CAN包括编码器和译码器,用于提取深度变换特征,DCN用于对输入的深度变换特征进行类别估计从而实现音频场景聚类.采用DCASE-2017和LITIS-Rouen数据集作为实验数据,比较不同特征与聚类方法的性能.实验结果表明:采用归一化互信息和聚类精度作为评价指标时,基于联合学习框架提取的深度变换特征优于其他特征,本文方法优于其他方法.本文方法所需要付出的代价是需要较大的计算复杂度.     

一种4 kb铁电存储器的设计

以清华大学微电子所的铁电存储器工艺为基础,设计了一个规模为4kb(512×8位)的铁电存储器,包括存储阵列、灵敏放大器、字线位线译码、驱动脉冲产生等模块。设计中,采用新开发的铁电电容模型,文中重点介绍了与传统DRAM、SRAM等存储单元完全不同的铁电存储单元的设计方法。仿真结果表明,铁电存储器在5V工作电压下工作周期为120ns。     

基于多模板匹配的自动人脸检测

本文提出了正面人脸检测的一种新算法.不同于以往将人脸看作高维空间中的单一聚类的方法,本文提出,人脸在高维空间中以多聚类形式存在.并采用最优聚类的方法将人脸分为四个聚类.以每个聚类的中心为一个模板,通过基于马氏距离(Mahalanobis distance)的多模板匹配法,检测出图像中的人脸.实验结果表明,该方法优于基于单一聚类的方法.     

一种改进的层次聚类算法

为了更好地实现聚类,在分析层次聚类(agglomerative)算法和神经网络的ART2算法的基础上,提出了一种改进的层次聚类算法.改进算法将首先采用一种基于ART2的改进神经网络聚类算法得到一个初始的聚类结果,然后在此基础上利用agglomerative算法实现分层聚类.实验结果表明,改进算法较原先传统的聚类算法,不但算法执行速度快、效率高,而且聚类效果也比较好.     

16兆位DRAM

<正> 据日本《JEE》杂心1983年3月号报道,松下、日立和东芝公司宣布制成16兆位DRAM样机,在一块芯片上可集成约3400万只晶体管。 松下公司采用线宽0.5μm技术及开型位线方法,形成1.5×2.2μm的存储单元,以位线和字线相交处形成的沟道环绕之。为了实现这一结构,该公司在每256条实字线处采用赝字线用以消除耦合噪音,为有较高的密度,在每两条位线上排列一个读出放大器。它采用包括水溶性聚合物和γ射线步进机的4层保护膜。松下公司宣布了16兆字×1位和4兆字×4位结构的器件,这两种芯片的尺寸为5.4×17.38mm,存取时间为65毫微秒。     

基于阴影集的多粒度三支聚类集成

聚类集成旨在通过融合多个不同的基聚类结果得到一个统一的类簇划分.针对现实环境中的模糊和不确定性数据,本文提出了一种基于阴影集的多粒度三支聚类集成算法.算法首先使用FCM聚类产生一组有差异性的基聚类成员,并通过阴影集构造三支聚类.然后引入多粒度粗糙集构建了四个近似集合,将每一个类簇划分为一个核心域和三个边界域.最后对边界域中的数据依次划分到核心域中,无法划分的对象则留在边界域,最终得到了三支聚类集成的结果.实验结果表明,本算法在准确率、调整兰德系数和归一化互信息方面,与多种现有的聚类集成算法相比得到了更好的聚类集成结果.     

自动确定聚类个数的模糊聚类算法

本文通过集成多次FCM(Fuzzy C-Means)聚类结果以及采用软化分方式,提出一种新的自动确定聚类个数的模糊聚类算法.本算法首先利用不同的聚类数目对数据进行FCM聚类,然后充分利用多次FCM聚类得到的隶属度信息构建一个累积邻接矩阵,最后采用迭代方式对累积邻接矩阵进行图切分以获取最终聚类结果.大量的仿真实验表明,相对现有集成聚类方法,本文方法能够有效减少FCM的聚类次数,并且在图切分过程中的迭代次数为现有方法的1/2左右.     

基于改进粒子群优化聚类算法的故障诊断方法

针对模糊C均值聚类算法(FCM)中聚类结果受初始聚类中心影响突出的缺陷,利用粒子群优化算法(PSO)全局优化能力显著的特性,提出一种基于粒子群改进的模糊C均值聚类算法(PSO-FCM).该算法首先通过PSO优化算法得到一个最优值,然后利用该最优值初始化FCM聚类中心,从而优化了FCM算法的聚类结果.最后将该算法应用于电机故障诊断中,实验表明,该算法弥补了FCM算法的缺陷,提高了聚类的效率和准确性,改善了故障诊断结果.     

一种表格框线检测和字线分离算法

该文提出了一种基于有向单连通链的表格框线检测算法,能够合理地利用单连通链边沿的全局统计特性和单连通链之间的局部位置关系,精确地提取表格框线,具有抗倾斜,抗断裂,抗字线交叠等优点。在此基础上,提出了一种能够分离交叠字线的表格框线去除算法,并成功应用于实际的表格识别系统中。     

三维叠层DRAM封装中硅通孔开路缺陷的模拟

采用硅通孔(TSV)技术的三维堆叠封装,是一种很有前途的解决方案,可提供微处理器低延迟,高带宽的DRAM通道.然而,在3D DRAM电路中,大量的TSV互连结构,很容易产生开路缺陷和耦合噪声,从而导致了新的测试挑战.通过大量的模拟研究.本文模拟了在三维DRAM电路的字线与位线中出现的TSV开路缺陷的故障行为,它作为有效...     

一种新的快速混合聚类算法

在汲取了传统划分、层次聚类方法优点的基础上,结合图搜索技术,提出了一种新的快速混合聚类算法.该算法主要分为三个步骤:首先将整个数据集"压碎",生成固定数量的原子级聚类;然后处理孤立点;最后采用图搜索技术生成聚类.该算法只需一个参数,能识别任意形状、大小的聚类,时间复杂度在最坏情况下为nn~(1/2).实验表明该算法是有效的.