共查询到16条相似文献,搜索用时 156 毫秒
1.
提出了一种基于FPGA的H.264视频解码的IP核设计方案,对以NIOS II软件处理器为内核的SOPC系统进行了优化。对帧内预测进行了优化。帧内预测模块硬件加速的方法,与无硬件加速的NIOS II软件解码方法相比,缩短了解码耗时。该方法使基于FPGA的H.264视频实时解码和播放成为可能。 相似文献
2.
针对H.264/AVC的视频解码问题进行了研究,给出了H.264解码核的硬件实现方案,对熵解码CAVLC查表方案进行了优化.详细介绍了句法预测模块、反量化、逆DCT以及帧内预测模块的具体实现结构;并引入流水线、并行处理和状态机处理方法来提高处理速度,实现了解码结构上的优化.该算法在EP2S60F672C5ES FPGA上获得验证,结果表明给出的H.264解码算法是正确的,且有节省硬件资源和较快解码速度的优点. 相似文献
3.
4.
CAVLC(基于上下文的自适应变长编码)由于码字的长度不固定,其解码器的设计往往是整个视频解码器的难点之一。文中对H.264熵解码模块进行了研究,利用分组优化查表思想,在分析了CAVLC码表特征后,提出了一种将CAVLC码字分为前缀和后缀两部分,根据前缀分组,利用后缀信息查表得到对应比特串的分组解码优化方法。结果表明,所提出的CAVLC分组解码优化算法在节省存储空间和提高解码速度方面具有优异的性能。 相似文献
5.
6.
主要针对当前H.264/AVC中CAVLC中的标准解码方法 TLSS查表时存在查表时间长的问题,提出了一种全新的基于哈希表快速查询的CAVLC解码查表优化方法。在CAVLC解码查表中引入哈希表查找技术,提高了CAVLC解码查表速度,降低了CAVLC解码中不规则可变长码表(UVLCT)的码字获取时间,从而减少CAVLC解码查表时间。实验仿真结果表明,在没有丝毫降低视频解码质量前提下,相比于标准TLSS方法,提出的新算法可以提高约18%~22%的表查找时间。 相似文献
7.
针对能够在FPGA 上实现实时解码H.264/AVC 高清晰视频序列码流的目标,本文提出了一种基于上下文的自适应二进制算术编码(CABAC)解码器的硬件设计结构,旨在解决解码过程中并行程度低,以及存储资源消耗大的问题.该设计对解码流程中的存储结构和关键路径进行优化,并采用了硬件加速,从而显著地提高了CABAC 的解码效率并充分利用了存储空间.测试结果表明,该方案能够满足H.264/AVC 高级档次高清视频序列实时解码系统的要求. 相似文献
8.
H.264指数哥伦布码解码部件的硬件设计和实现 总被引:5,自引:3,他引:2
提出了一种针对H.264视频编码标准的变长码-指数哥伦布码解码的硬件设计结构,对传统的桶形移位器进行优化,主要采用基于PLA的并行解码算法以达到实时解码,同时辅助使用串行解码算法降低硬件资源消耗,保证在能够对符合H.264标准baseline Profile的码流实时解码的基础上优化了电路资源,给出实现该硬件结构对应的FPGA仿真结果及其ASIC硬件规模. 相似文献
9.
H.264中CAVLC解码的分组优化 总被引:5,自引:0,他引:5
本文介绍了H.264协议解码器的基本框架,针对协议所采用的基于内容的自适应变长编码(CAVLC)讨论了解码效率,对解码模块采用了基于分组的查表法优化,分析、比较了优化前后的存储空间分配和处理性能,并探讨了在不同应用条件下优化的特点。 相似文献
10.
11.
12.
新一代的压缩标准H.264以其高压缩率与高图像质量而备受青睐,将H.264集成于SoC(片上系统Sys-tern on chip)已成为必然的发展趋势.基于开源免费的32位OpenRISC1200 CPU,设计了H.264解码器SoC系统,系统以OpenRISC1200为核心控制模块,其他所有外围模块包括H.264解码... 相似文献
13.
14.
15.
Szu-Wei Lee C.-C. Jay Kuo 《Journal of Visual Communication and Image Representation》2011,22(6):557-562
In this work, we propose a novel entropy coding mode decision algorithm to balance the tradeoff between the rate-distortion (R-D) performance and the entropy decoding complexity for the H.264/AVC video coding standard. Context-based adaptive binary arithmetic coding (CABAC), context-based adaptive variable length coding (CAVLC), and universal variable length coding (UVLC) are three entropy coding tools adopted by H.264/AVC. CABAC can be used to encode the texture and the header data while CAVLC and UVLC are employed to encode the texture and the header data, respectively. Although CABAC can provide better R-D performance than CAVLC/UVLC, its decoding complexity is higher. Thus, by taking the entropy decoding complexity into account, CABAC may not be the best tool, which motivates us to examine the entropy coding mode decision problem in depth. It will be shown experimentally that the proposed mode decision algorithm can help the encoder generate the bit streams that can be decoded at much lower complexity with little R-D performance loss. 相似文献
16.
针对普遍存在的电机转动故障,设计了一种可靠的电机旋转信号的采集与检测装置,并给出了测试系统的总体设计方案及软硬件实现。该系统由高速频率计数FPGA模块和SOPC片上系统构成,采用NIOSⅡ作为系统控制单元,控制计数器的工作,并辅以适当的软、硬件资源完成以FPGA为核心的高精度频率计设计。将计数结果由串口发送给上位机做进一步的信号分析,如FFT和谐波小波包,以得到更详细的信号频谱分布,以此作为故障信号的判断依据。利用NIOSⅡ技术开发的频率计使外围测量硬件电路结构简单、性能更稳定可靠,并且可以灵活地实现定制应用。经过实验表明,该测试系统能够很好地完成机械系统的故障检测。 相似文献