S波段接收机通道仿真与电路设计

采用自顶向下的设计方法,设计了工作于S波段的带宽为100MHz的雷达接收机前端电路。使用Agilent公司的ADS微波设计软件对系统性能给予了仿真论证。在系统性能仿真可行的情况下,分别设计出低噪声放大器、混频器、中频放大器模块,仿真结果均达到要求。前端仿真结果为：增益大于75dB,噪声系数小于3dB,镜相抑制度为60dB,灵敏度为-90dBm,动态范围为50dB。     

气象探空雷达中平衡式低噪声放大器设计

为了提高L波段气象探空雷达中射频前端的稳定性,采用ATF54143晶体管设计了一种平衡式结构的低噪声放大器。通过使用ADS软件对该低噪声放大器进行了优化、仿真,并进行了实物加工。实物测试表明,该低噪声放大器带内增益大于15dB,噪声系数小于1dB,稳定性系数大于1。     

S波段雷达接收机前端低噪声放大器

采用0.35μm SiGe BiCMOS工艺设计了用于S波段雷达接收机前端电路的低噪声放大器。对于现代无线接收机来说,其动态范围和灵敏度很大程度上都取决于低噪声放大器的噪声性能和线性度。相对于CMOS工艺来说,SiGe BiCMOS工艺具有更高的截止频率、更好的噪声性能和更高的电流增益,非常适合微波集成电路的设计。该低噪声放大器采用三级放大器级联的结构以满足高达30dB的增益要求。在5V的电源电压下,满足绝对稳定条件,在3GHz-3.5GHz频段内,功率增益为34.5dB,噪声系数为1.5dB,输出1dB功率压缩点为11dBm。     

X波段低噪声放大器设计

针对目前X波段低噪声放大器的电路拓扑结构不易选择,故提出了一种采用微带分支线匹配结构和三级级联方式的X波段低噪声放大器(LNA)。放大器选用NEC低噪声放大管NE3210S01,利用ADS(Advanced Design System)软件设计、仿真、优化,放大器实测结果表明:在9.2 GHz～9.6 GHz频带内,噪声系数小于1.7 dB,带内增益达到33.5 dB,带内增益平坦度ΔG≤±0.3 dB,输入、输出驻波比均小于1.5。该放大器已应用于X波段接收机,效果良好,其设计方法可供工程应用参考。     

微波低噪声放大器的设计与仿真

低噪声放大器在接收系统中能降低系统的噪声和接收机灵敏度,是接收系统的关键部件。文中按照低噪声放大器电路的设计要求,完成了2GHz基站前端射频低噪声放大器的电路设计,并通过ADS仿真软件对电路进行仿真和优化。最终表明,采用本方案设计的LNA增益约为15dB,噪声系数约为1．2dB,性能稳定,完全达到了通信接收机中对LNA指标的要求。     

基于ADS的C波段低噪声放大器的设计

介绍了一种基于ADS的C波段低噪声放大器的设计,同时分析了射频微波低噪声放大器的整体框图、主要指标以及具体的电路设计方法。低噪声放大器是无线通信接收机中的主要组成部分,低噪声放大器指标的好坏直接影响整个接收机的工作状况。该放大器采用射频场效应管ATF-36077作为主要放大器件,同时利用微带线设计了外围匹配电路,利用ADS强大的射频仿真与优化功能,最终实现了一个性能优良的C波段低噪声放大器。最后设计的放大器在3.7GHz⁴.2GHz增益为11dB,噪声系数为0.6dB,输入输出驻波比小于1.5。     

X波段低噪声放大器的设计

为了实现X波段的低噪声放大器,介绍了按最小噪声系数设计,采用两级级联,利用Eudyna公司的HEMT晶体管设计制作的低噪声放大器。通过专用微波电路设计软件(AWR),对该电路的稳定系数、功率增益、噪声系数、驻波比、匹配网络等进行了仿真分析。根据分析结果制作的X波段LNA取得了如下指标:在9.5～10.5 GHz频带内,功率增益大于22 dB,噪声系数小于1.5 dB,输入输出驻波小于1.7。     

一种1.5GHz0.25μmCMOS低噪声放大器设计

提出并设计了一种应用于GPS接收机中的1.5 GHz低噪声放大器,该放大器采用TSMC 0.25μm RF CMOS工艺制作.与传统的共源共栅结构相比,该电路引入了级间耦合电容,使整个电路的功率增益、噪声系数等关键性能指标得到改善.该放大器的正向功率增益为21.8 dB,NF为0.96 dB,IIP3为-11 dBm,功耗为20 mW,且输入输出阻抗匹配良好,满足GPS接收机射频前端对低噪声放大器的要求.     

X波段高性能低噪声放大器的设计与实现

设计并实现了一种适用于X波段(11~12 GHz)的高性能低噪声放大器(LNA),该低噪声放大器选用Ga As FET(MGF4941AL)低噪声半导体管,采用三级级联的方式设计,三级通过采用不同静态工作点之间的配合,达到降低放大器噪声提高增益的目的。利用微波电路仿真软件ADS仿真优化后加工实物并测试。测试结果表明,低噪声放大器在11~12 GHz工作频带内的噪声系数小于2dB,输入/输出驻波比(VSWR)小于2,功率增益大于30 d B,增益平坦度小于1.5 d B,适用于X波段接收机前端。     

无线应用中的低噪声放大器设计与分析

低噪声放大器在接收系统中能降低系统的噪声和提高接收机灵敏度,是接收系统的关键部件.描述了一种用于无线通信射频(RF)前端的低噪声放大器(LNA)的设计,先总体阐述了低噪声放大器的主要技术和性能指标,然后在采用ATF34143微波晶体管的基础上,依据低噪声放大器的各项指标来同步进行电路的设计、优化和ADS仿真,结果表明设计的低噪声放大器完全满足性能指标要求,其功率增益可达16dB,噪声系数(NF)在0.5dB以下.     

1～4 GHz宽带低噪声放大器的设计

通过在两级级联放大器的后一级中采用负反馈网络来拓展放大器的工作频带,并在放大器的偏置网络中添加吸收回路来提高放大器的稳定性和改善其输入输出驻波比.利用ATF-54143设计了一款工作于1～4GHz的性能优良低噪声放大器(LNA).仿真结果显示,其增益G=21.3±0.35 dB,噪声系数NF≤1.2 dB,输入输出反射...     

基于ADS仿真的数字对讲机LNA设计

这里首先简单介绍了低噪声放大器（LNA）电路的设计理论,然后介绍了数字对讲机中LNA的设计指标。基于这些指标,使用了HP公司提供的芯片AT-41511,详细阐述了基于ADS仿真的适用于数字对讲机中LNA的主要设计步骤。最后在ADS仿真软件下通过s参数及谐波平衡仿真得到设计出的LNA的各项性能参数,在400-470MHz频率范围内噪声系数小于0．8dB,带内增益大于15dB。仿真结果表明,该设计的LNA可以完全满足所给的性能指标要求。     

DVB-C系统中射频宽带低噪声放大器电路的设计研究

本文根据DVB系统对LNA的特殊要求,阐述了负反馈展宽放大器频带的原理,讨论了通过设计并联负反馈的手段来实现LNA宽频带稳定性,并在此基础上,设计出一种宽带LNA的拓补结构,并采用将负反馈解析计算与仿真优化相结合的LNA设计方法,给出了LNA最终设计的仿真及实测结果.实验结果和设计结果吻合较好.该LNA带宽为50 MHz～900 MHz,功率增益10.4 dB,带内增益波动0.6 dB,带内噪声系数2.7 dB～3.5 dB.     

基于反馈技术的宽带低噪声放大器的设计

介绍了宽带放大器的设计方法和负反馈技术。选用增益高、噪声小的高电子迁移率晶体管（HEMT）ATF54143,利用负反馈和宽带匹配技术,设计制作了一个高增益低噪声放大器,并借助于安捷伦公司的微波电路仿真软件ADS进行仿真和优化。测试表明,在50-300 MHz的频率范围内,低噪声放大器的增益大于22 dB,平坦度小于±0.3 dB,噪声系数小于1.25,输入驻波小于1.4,输出驻波小于1.3。     

X波段GaN单片电路低噪声放大器

采用0.25μm GaN HEMT制备工艺在AlGaN/GaN异质结材料上研制了高性能X波段GaN单片电路低噪声放大器.GaN低噪声单片电路采取两级微带线结构,10V偏压下芯片在X波段范围内获得了低于2.2 dB的噪声系数,增益达到18 dB以上,耐受功率达到了27 dBm.在耐受功率测试中发现GaN低噪声HEMT器件...     

A novel noise optimization technique for inductively degenerated CMOS LNA

This paper proposes a novel noise optimization technique. The technique gives analytical formulae for the noise performance of inductively degenerated CMOS low noise amplifier (LNA) circuits with an ideal gate inductor for a fixed bias voltage and nonideal gate inductor for a fixed power dissipation, respectively, by mathematical analysis and reasonable approximation methods. LNA circuits with required noise figure can be designed effectively and rapidly just by using hand calculations of the proposed formulae. We design a 1.8 GHz LNA in a TSMC 0.25 pan CMOS process. The measured results show a noise figure of 1.6 dB with a forward gain of 14.4 dB at a power consumption of 5 mW, demonstrating that the designed LNA circuits can achieve low noise figure levels at low power dissipation.     

0.18m CMOS工艺3.1～5.2GHz低噪声放大器

基于共源级联放大器的小信号模型,详细分析了宽带放大器的输入阻抗特性和噪声特性。利用MOS晶体管的寄生容性反馈机理,采用TSMC公司标准0.18μmCMOS工艺设计实现了单片集成宽带低噪声放大器,芯片尺寸为0.6mm×1.5mm。测试结果表明,在3.1～5.2GHz频段内,S11<-15dB,S21>12dB,S22<-12dB,噪声系数NF<3.1dB。电源电压为1.8V,功耗为14mW。     

Radio Frequency Low Noise Amplifier with Linearizing Bias Circuit

A 1.34 GHz-1=60 MHz low noise amplifier （LNA） designed in a 0.35 pm SiGe process is presented. The designed LNA exhibits a power gain of 21.46 dB and a noise figure （NF） of 1.27 dB at 1.34 GHz. The linearity is improved with an active biasing technique. The post-layout simulation shows an input referred 1-dB compression point （IPldn） of-11.52 dBm. Compared with the recent reported high gain LNAs, the proposed LNA has a much better linearity without degrading other performance. The LNA draws 10 mA current from a 3.3 V power supply.     

Radio Frequency Low Noise Amplifier with Linearizing Bias Circuit

A 1.34 GHz60 MHz low noise amplifier (LNA) designed in a 0.35 m SiGe process is presented. The designed LNA exhibits a power gain of 21.46 dB and a noise figure (NF) of 1.27 dB at 1.34 GHz. The linearity is improved with an active biasing technique. The post-layout simulation shows an input referred 1-dB compression point (IP1dB) of ?11.52 dBm. Compared with the recent reported high gain LNAs, the proposed LNA has a much better linearity without degrading other performance. The LNA draws 10 mA current from a 3.3 V power supply.