同步发电机自动励磁调节器中同步电压的处理

在同步发电机自动励磁调节装置中，可控硅触发技术是一项关键技术，而其中的同步电压的处理环节又是关键，因此，对半导体励磁系统和微机励磁系统中同步电压的处理进行分析、并比较。     

基于现场可编程门阵列的多路PWM波形发生器

研制了基于现场可编程门阵列(FPGA)实现的多路PWM脉冲发生器。该脉冲发生器通过接口单元接收DSP写入的PWM脉冲宽度数据，然后产生PWM波形，其工作不受DSP影响。同时介绍了脉冲发生器的基本原理、硬件构成和实现方法。该PWM发生器既简化了电路的设计，提高了系统的可靠性，又可保证逆变器功率元件触发的同步。     

基于FPGA的新型脉冲电源控制系统

本文介绍一种以现场可编程逻辑门阵列(FPGA)为核心，用VHDL语言来实现的新型高性能脉冲电源控制系统。     

用于标定分压器的高电压毫微秒脉冲发生器

研制了一台高电压毫微秒脉冲发生器,它将用于标定快响应的分压器.该发生器由直流高电压电源、50欧姆脉冲形成线、紧凑型气体火花开关、50欧姆脉冲传输线构成,可输出脉宽100ns、幅值5～10kV的准矩形电压脉冲.当开关中为1个大气压空气时,其输出脉冲的上升时间约13ns;若希望得到更短的脉冲的上升时间,可将气体开关的气压增大.     

冲击电压发生器同步问题的进一步研究

本文对冲击电压发生器同步问题进行了定性、定量分析，指出了冲击电压发生器同步的影响因素及其影响。     

冲击电压发生器同步特性的改善措施

试验研究了冲击电压发生器的同步特性 ,提出了改善冲击电压发生器同步特性的 3项措施。一台 2 4级冲击电压发生器 ,改善后的同步特性范围在 2 5 0 0 k V雷电冲击电压下提高～ 40 % ,在 35 0 0 k V下雷电冲击提高～ 2 0 % ;在 130 0 k V(2 5 0 /2 5 0 0 μs)操作冲击下提高～ 2 5 %。     

基于RPR数字化变电站秒脉冲同步方案

针对IEC61850标准所定义的过程总线上采样值高精度同步要求,提出一种基于弹性分组环(RPR)双环的数字化变电站秒脉冲(PPS)同步方案。在该方案中,RPR节点分为主、从2种节点,主节点接入源秒脉冲,从节点负责恢复PPS输出。PPS上升沿采用以太网物理层编码中的保留控制字K28.6表示,以抢占式高优先级(无延迟抖动)在RPR双环上同时传输;并采用主节点预补偿方式消除传输延迟的影响。对PPS恢复方案的误差进行了分析,给出了现场可编程门阵列(FPGA)的设计方法,采用硬件描述语言Verilog HDL设计,并用Modelsim软件做了仿真验证。结果表明:基于RPR双环的PPS恢复精度可以达到纳秒级;该方案使数字化变电站的过程总线和时钟同步网络合并成为可能。     

采用FPGA实现合并单元同步采样的方案

为了提高数字化变电站模拟量采集的同步精度,提出一种利用现场可编程门阵列(FPGA)实现合并单元(MU)同步采样的方案。通过分析同步误差产生的原因,指出MU内部晶振误差是造成同步性能不确定的主要原因。根据MU同步采样的要求,将秒脉冲(PPS)接收和处理的过程分为2个功能模块:PPS的接收和等间隔采样,通过准确捕捉PPS脉冲沿和精确划分采样间隔来提高同步采样精度,并利用FPGA芯片的特点,对每个步骤分别进行补偿和处理,将其误差控制在一定的范围内。实验证明该方案能使MU同步精度达到1μs。     

多断口光控真空断路器的同步控制系统的设计与实现

设计与实现了一种多断口光控真空断路器的同步控制系统.该系统的硬件以数字信号处理器(DSP)与现场可编程门阵列( FPGA)为核心,采用母线背板与功能插板结合的硬件架构;软件实现了电压/电流零点检测算法,设计了控制系统与光控真空断路器的光纤通信协议,完善了同步控制算法.电磁兼容实验结果和同步开断实验结果表明,所设计的系统具有良好的电磁兼容性,很好地满足了多断口光控真空断路器对信号处理的实时性要求,能较好地完成多端口断路器的同步操作.     

基于合并单元装置的高精度时间同步技术方案

智能变电站的发展对合并单元的时间同步性能提出了更高的要求,研究如何实现高精度的对时和守时功能是智能变电站发展的现实需要。文中从授时源误差、晶振特性、守时算法、逻辑处理等主要因素出发,针对合并单元装置的对时及守时技术需求,探讨了高精度时间同步的设计与实现方法。在此基础上,提出一种具有工程意义的合并单元时间同步技术的实现方案。该方案以现场可编程门阵列(FPGA)为控制核心,在FPGA内部使用不同功能模块实现各个环节的逻辑设计,并通过CPU与FPGA的相互配合实现精确的时间同步及良好的守时性能。合并单元时间同步性的试验结果及其在智能变电站的实际应用表明,该技术满足了智能变电站内合并单元装置时间同步功能的要求。     

大功率脉冲磁场电源系统

本文描述了中国环流器2号A(HL-2A)装置磁场电源系统,并介绍了电源的控制系统和实验结果。磁场电源总脉冲容量近250mV·A,一次放电脉冲释能1200mJ,电源主回路主要由飞轮脉冲发电机、晶闸管变流设备、硅整流器等组成。实验表明,磁场电源的性能指标能够满足装置实验的要求。     

基于OMAPL138 FPGA的多路PWM发生器设计及应用

为了满足一种新能源发电领域的电力电子变换装置上逆变器触发的要求,研制了利用OMAPL138和FPGA实现的多路PWM脉冲发生器。该脉冲发生器利用接口单元接收OMAPL138写入的PWM脉冲占空比和设置参数等数据,利用FPGA产生PWM波形,达到其工作不受OMAPL138影响的效果。同时介绍了脉冲发生器的硬件架构、基本原理和实现方法,并通过仿真和实验得到验证。该PWM发生器既简化了电路的设计,提高了系统的可靠性,又可保证逆变器功率元件触发的同步。     

基于现场可编程门阵列的全固态高压ns脉冲发生器

为研究ns脉冲电场诱导肿瘤细胞的凋亡效应,结合Marx发生器原理和全固态开关技术,研制了一套基于现场可编程门阵列(FPGA)的多参数可调全固态高压ns脉冲发生器。该发生器主要包括高压直流电源、Marx电路、FPGA控制电路和负载4部分。Marx电路采用金属氧化物半导体场效应晶体管(MOSFET)作为控制开关代替传统的火花间隙开关,用二极管代替电阻。FPGA产生多路同步触发脉冲信号,通过光纤进行隔离后可作为MOSFET的原始控制信号,同步驱动多个MOSFET。FPGA控制电路控制充电电压和输出脉冲的宽度、频率,并具有保护功能。实验结果表明,该脉冲发生器可产生幅值(0～8kV)连续可调、脉宽(200～1 000ns)灵活可变、频率(1～1 000Hz)独立可控,前沿35ns的高压ns脉冲,为进一步探索ns脉冲电场生物医学效应奠定了基础。     

基于FPGA的级联逆变器直接PWM发生器

为实现中高压变频装置在风机、水泵等应用场合的调速控制,研制了基于现场可编程门阵列(FPGA)实现的多电平直接脉宽调制(PWM)脉冲发生器.该脉冲发生器通过总线与主控制器实现数据交换,接收参考电压采样数据,返回功率单元的状态信息,以模块化方式设计实现PWM脉冲输出.介绍了该脉冲发生器的基本原理、软硬件构成和实现,给出了试验的线电压波形和频谱分析结果.试验结果表明,脉冲发生器脉宽精度高,运行可靠,输出线电压的总谐波畸变率小于3%.     

双向潮流固态限流器的控制策略与试验

提出了变压器耦合三相桥式固态限流器在双向潮流情况下的控制策略,并在模型试验系统上进行了试验验证,证实了所提出的控制策略能够确保固态限流器在正常启动、运行以及故障限流情况下都有良好的控制性能和限流效果;同时对固态限流器在双侧电源场合下可能存在启动时间过长及其控制系统的抗干扰问题也进行了较为深入的分析,并提出了相应的有效解决措施.     

基于System Generator的SVPWM算法设计及实现

根据空间矢量脉宽调制(SVPWM)原理,提出一种基于人工神经网络(ANN)的SVPWM新算法。该网络系统结构分布化,利用神经网络的并行处理能力,将复杂的计算任务分散化,缩短了计算时间。在新的设计环境SystemGenerator/Simulink下建立了SVPWM的算法模型,并进行了硬件仿真,将模型下载到FP-GA芯片,产生了SVPWM波形,实验结果表明了该方法的有效性和可行性。     

基于FPGA的静止补偿器PWM脉冲发生器设计

研制了基于现场可编程门阵列 (FPGA)实现的、用于± 50 0 kvar静止补偿器 (STATCOM)的 PWM脉冲发生器。该脉冲发生器通过接口单元接收 DSP写入的 PWM脉冲宽度数据 ,然后产生 PWM波形 ,其工作不受 DSP影响。同时介绍了脉冲发生器的基本原理、硬件构成和实现方法。该脉冲发生器已应用在工业和试验运行的± 50 0 kvar STATCOM中 ,实际运行经验表明 ,该脉冲发生器精度高、可靠 ,可解决非对称和无功控制不平滑问题 ,而且所研制的脉冲发生器也适用于其他类型的逆变装置。     

基于高精度数字倍频原理实现电力系统频率跟踪的新技术

在分析现有频率跟踪技术的原理及特点基础上,提出了一种基于高精度数字倍频的频率跟踪的新技术,实现了电能质量在线监测的频率跟踪,它的自适应补偿功能可以有效地减少倍频误差,消除了基波波动导致的计算误差,保证基频偏离工频时有效实现采样窗口与被测周期的同步。同时,在现场可编程门阵列FPGA上验证了该设计的正确性,使该模块可作为一个独立的单元嵌入到电能质量在线监测装置中。     

一种遵循IEC 61850标准的合并单元同步的实现新方法

简要分析了电子式互感器和保护控制设备接口的相关国际标准，指出合并单元的设计是实现此接口的关键因素。就遵循IEC61850-9-1标准设计合并单元时所面临的同步问题，分析了需具体实现的功能，并提出了一种利用现场可编程逻辑门阵列器件解决的新方法。此方法在准确、可靠判断同步输入时钟脉冲上升沿后进行多路电流、电压同步采样，在同步输入时钟受到干扰或短时丢失时，可对其进行实时跟踪和判断，从而在输入时钟恢复正常后实现合并单元的快速同步。软件仿真和实验结果均证明了此方法的有效性。