功率场效应晶体管VDMOS导通电阻的优化

本文对大功率场效应晶体管VDMOS器件的导通电阻与单元结构的参数进行了研究,重点讨论了栅宽、外延层厚度和浓度与导通电阻的关系,计算出的I-V曲线随单元结构参数的不同有明显的改变,为实际研制工作提供了依据。     

利用TSUPREM-4对低压VDMOS进行虚拟制造

介绍了低压VDMOS的结构和各个参数及相互间的关系,并按TSUPREM-4工艺仿真软件的工艺流程顺序给出了各步工艺的设计思路、方法、注意事项。对外延层厚度进行了计算,并用该软件实现了耐压55 V,导通电阻11 MΩ的低压VDMOS器件结构的工艺设计,绘出了仿真结构图。     

减小VDMOS密勒电容和反向恢复电荷的研究

提出了在VDMOS FET中减小密勒电容和反向恢复电荷的一种新结构，该结构结合了肖特基接触和分段多晶硅栅的方法。数值分析仿真结果表明，在相同器件单元尺寸下，该结构优于常规VDMOS FET，密勒电容Cgd可减少73．25％，Qgd和导通电阻优值减小65．02％，显示出很好的Qgd*Rds（on）改善性能；同时，反向恢复电荷减少了40．76％。     

JFET区注入对大功率VDMOS击穿电压和导通电阻的影响

研究了JFET区注入对大功率VDMOS器件击穿电压和导通电阻的影响,分析讨论了JFET区注入影响击穿电压的机理,并定量给出JFET区注入对导通电阻的影响.通过器件数值模拟优化JFET区注入剂量,并根据仿真结果改进器件设计,在满足击穿电压要求的前提下导通电阻降低了8％.     

VDMOS功率器件用硅外延片

1、产品及其简介1973年美国IR公司推出VDMOS结构,将器件耐压、导通电阻和电流处理能力提高到一个新水平。功率VDMOS管是在外延片上制作的,由于一个管芯包括几千个元胞,故要求线条细,光刻精度高。所以对外     

具有超低导通电阻阶梯槽型氧化边VDMOS新结构

基于国际上Liang Y C提出的侧氧调制思想,提出了一种具有阶梯槽型氧化边VDMOS新结构.新结构通过阶梯侧氧调制了VDMOS高阻漂移区的电场分布,并增强了电荷补偿效应.在低于300V击穿电压条件下这种结构使VDMOS具有超低的比导通电阻.分析结果表明:较Liang Y C提出的一般槽型氧化边结构,器件击穿电压提高不小于20%的同时,比导通电阻降低40%～60%.     

高压VDMOSFET导通电阻的优化设计

以500 V VDMOS为例,首先分析了高压VDMOS导通电阻与电压的关系,重点讨论穿通型VDMOS的外延厚度与器件的耐压和导通电阻的关系。给出对高压VDMOS外延层厚度的优化方案,并基于理论分析在器件仿真设计软件平台上成功完成了耐压500 V、导通电阻0.85Ω的功率VDMOS器件的设计和仿真。     

一种新型的双槽栅结构高压MOSFET

设计了一种能减小导通电阻并提高击穿电压的功率MOSFET。分析了击穿电压与外延浓度、耗尽层宽度、电阻率之间的关系。采用计算机仿真软件TCAD,对500 V、4 A下的N沟道MOSFET进行仿真验证。结果表明,相比传统VDMOS,双槽栅新型MOSFET的导通电阻减小了15.9%,反向击穿电压提升了2.8%。在工艺流程上减少了JFET退火工艺,仅增加了一层掩膜。     

高压大电流VDMOS研究

本论文主要介绍高压大电流VDMOS功率晶体管的研制。这次研制的VDMOSFET,设计耐压高达600V,导通电流达到8A,导通电阻为1Ω。设计中,按照要求,确定外延层浓度和厚度;芯片元胞结构参数,阱掺杂浓度;器件边缘保护环,场极板参数。在大量参阅国内外资料的基础上,我们提出新的芯片元胞设计方案,由此确定的垂直电流区宽度比以往方案缩小一个数量级,大大节约芯片面积,成功地实现了把大约二万人元胞集成在一块芯片上。同时,在器件边缘终端结保护环设计中提出新思路,提高了器件可靠性,并有效减少芯片面积。     

高压VDMOS的设计

本文通过VDMOS的电参数来确定其结构参数。通过击穿电压来确定外延层的厚度和电阻率。通过阈值电压来确定栅氧的厚度。由饱和电流的表达式可知元胞的最大通态电流。导通电阻和击穿电压是两个相互矛盾的参数,增加击穿电压和降低导通电阻对器件尺寸的要求是矛盾的。     

高压功率VDMOS管的设计研制

随着功率电子器件进一步向高压、高频、大电流方向发展,VDMOS晶体管的市场将会越来越广阔。通过综合各种模型,优化外延层厚度和掺杂浓度。设计了高压VDMOS器件的元胞图形以及器件尺寸,并在终端利用新的思路,从而提高了漏源击穿电压,基于理论分析在工艺上成功实现了耐压为500V,导通电流为3A的功率VDMOS器件。     

高压高可靠性VDMOS功率器件钝化膜工艺研究

对500～1200 V统一工艺平台的VDMOS功率器件的钝化膜工艺进行了研究.通过选择钝化膜介质(SiON)工艺条件,选择合适的光刻条件,使该器件的表面极化低于50 V,大大增强了器件在高压工作环境下的可靠性.     

基于阈值电压漂移的VDMOS寿命评价

随着DC/DC电源的快速发展,作为其中的开关管,VDMOS器件的可靠性一直受到关注.基于VDMOS阈值电压漂移的失效机理研究,对DC/DC电源上的VDMOS器件进行寿命评价;在135 ℃、150 ℃和165 ℃三种温度下进行加速老化试验,以阈值漂移量20 mV为失效判据,利用Arrhenius模型对试验结果进行分析,得到其失效激活能为1.18 eV,推算出其工作状态下的中位寿命特征值为4.0×105 h.分析认为,引起阈值电压漂移的原因主要是界面态电荷的积累.     

100 V N沟道VDMOS寄生电容研究

从结构上对一种N沟道VDMOS器件的寄生电容进行研究,确定了栅氧化层厚度和多晶线宽是影响VDMOS器件寄生电容的主要因素;使用TCAD工具,对栅氧化层厚度和多晶线宽的变化对各个寄生电容的影响进行半定量分析,得到栅氧化层厚度每变化1 nm,关断时间变化4.9 ns和多晶线宽每变化0.2 μm,关断时间变化2.7 ns的结论,与实际测试结果吻合较好.将该结论用于100 V/N沟道VDMOS器件关断时间的精确控制,关断时间控制精度达到±10 ns,满足VDMOS芯片制造要求.     

一种减少VDMOS寄生电容的新结构

分析影响VDMOS开关特性的各部分电容结构及参数,为了减少寄生电容,提高开关速度,在此提出一种减少VDMOS寄生电容的新型结构.该方法是部分去除传统VDMOS的neck区多晶硅条,并利用多晶硅作掩模注入P型区,改变VDMOS栅下耗尽区形状,减小寄生电容.在此增加了neck区宽度,并增加了P阱注入.利用TCAD工具模拟,结果表明:这种新型结构与传统VDMOS相比,能有效减小器件的寄生电容,减少橱电荷量,提高开关时间,提高器件的动态性能.     

小尺寸VDMOS阈值电压温度特性模型

研究了温度对VDMOS阈值电压中各参数的影响,确定了受温度影响较大的参数.为提高模型的精确度,建立了短沟道的阈值电压温度特性模型,模型考虑到VDMOS元胞结构中的小尺寸效应.最后将250K至500K温度范围内模型的阈值电压温度特性与MEDICI的仿真结果及忽略短沟道效应的温度模型进行比较,验证了模型的准确性.     

高压脉冲电容器电容量漂移影响的实验研究

针对不同贮存环境对高压脉冲电窖器电窖量瀑移的影响进行了长期对比实验研究。采用同一批次同一型号高压脉冲电容器,随机抽取组合成实验对比组。通过观测,发现该型号高压脉冲电容器电容量的漂移与贮存环境温度的关系密切;与自然光照的关系并不明显;在同样的贮存环境下,与未加任何保护的实验对比组相比较。使用硅胶灌注的实验对比组电容量的漂移速度明显平缓,特别在贮存环境温度较低时,硅胶灌注对高压脉冲电容器电容量的漂移有明显的减缓作用。